コンパレータおよびアナログ-デジタル変換回路

発明者： ,
出願人/特許権者：
代理人 (1件)：恩田博宣
公報種別：公開公報
出願番号（国際出願番号）：特願平7-230379
公開番号（公開出願番号）：特開平9-083316
出願日： 1995年09月07日
公開日（公表日）： 1997年03月28日
要約：

【要約】【課題】高速動作が可能で低消費電力なコンパレータを提供する。【解決手段】CMOSインバータ51は、PMOSトランジスタ52を介して高電位側電源VCCに接続されると共に、NMOSトランジスタ53を介して低電位側電源であるグランドに接続されている。そして、入力信号(入力電圧)VIがCMOSインバータ51の入力に印加され、基準電圧VRが各トランジスタ52,53のゲートに印加される。CMOSインバータ51からは、コンパレータ21の論理閾値VT より入力信号VIが大きいときにはローレベル、論理閾値VT より入力信号VIが小さいときにはハイレベルの出力信号VOが出力される。ここで、コンパレータ21の論理閾値VT は基準電圧VRの関数である。従って、論理閾値VTと入力信号VIとを比較することは、基準電圧VRと入力信号VIとを比較することに他ならない。

請求項（抜粋）：

出力電圧を入力端子側へ帰還させるコンデンサを備えた差動チョッパ方式のコンパレータ。

IPC (4件)：

H03K 5/08 , H03K 19/0948 , H03M 1/14 , H03M 1/34

FI (4件)：

H03K 5/08 T , H03M 1/14 A , H03M 1/34 , H03K 19/094 B

引用特許：

審査官引用 (2件)

特開昭61-200715
特開昭61-200715

前のページに戻る