フロアプランナ及びフロアプラン方法

発明者：
出願人/特許権者：
代理人 (1件)：金山敏彦 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-347720
公開番号（公開出願番号）：特開平6-204437
出願日： 1992年12月28日
公開日（公表日）： 1994年07月22日
要約：

【要約】【目的】 CADにおける半導体集積回路装置の設計において、配置配線処理が行われる前に、論理シミュレーションの一部を行うことによって、配置配線処理の後で発見される不具合の量を減少させ、ターンアラウンドタイムが減少した半導体集積回路装置の設計方法を得る。【構成】フロアプランニングの処理において、セルのグルーピング及び配置(ST1-2)がされた後、各グループ間の配線が仮想的に決定される(ST1-3)。この仮想的に決定された配線長に基づき、そのグループ間の配線を駆動する駆動セルの駆動能力が十分であるかを検査する(ST1-4)。そして、駆動能力が十分でなければ、配置配線の処理が行われる前に、駆動セルの変更が行われる(ST-5)。

請求項（抜粋）：

CAD装置上において半導体集積回路装置の設計において用いられるフロアプランナであって、半導体集積回路のセルの中で、同一の機能を実現するセルごとにグループ分けを行なうグルーピング手段と、前記グルーピング手段によるグループ分けの結果、各グループにまたがるグループ間配線を決定するグループ間配線決定手段と、前記グルーピング手段によるグループ分けにしたがって、同一のグループに含まれるセルは近接するように、半導体集積回路装置の各セルの配置を行なうセル配置手段と、前記セル配置手段によるセルの配置の後、前記グループ間配線決定手段によって決定されたグループ間配線の配線の長さを仮想的に決定するグループ間配線長決定手段と、前記決定されたグループ間配線の配線長、及び前記決定されたグループ間配線に要求される配線遅延量と、前記決定されたグループ間配線を駆動するセルの駆動能力とを比較し、前記セルの駆動能力が前記配線長及び被駆動素子に合致していないときは、他の合致する駆動能力を有するセルに変更する変更手段と、を備えることを特徴とするフロアプランナ。

IPC (3件)：

H01L 27/118 , G06F 15/60 370 , H01L 21/82

FI (2件)：

H01L 21/82 M , H01L 21/82 C

前のページに戻る