特許

J-GLOBAL ID：200903089339793618

半導体装置

発明者： 稲垣 光也
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 徳若 光政
公報種別：公開公報
出願番号（国際出願番号）：特願平8-336445
公開番号（公開出願番号）：特開平10-161769
出願日： 1996年12月02日
公開日（公表日）： 1998年06月19日
要約：

【要約】【課題】 クロック伝達経路がそれぞれ異なる複数のモジュール間のクロックスキューを抑制する。これにより、複数のモジュールを搭載する大規模論理集積回路装置等の動作を高速化し、そのマシンサイクルを高速化する。【解決手段】 共通の半導体基板SUB上に形成され、共通の基本クロック信号CKに従って同期動作するCPUモジュールCPU1及びCPU2等の複数のモジュールを搭載する大規模論理集積回路装置LSI1等の半導体装置において、各モジュールごとに、基本クロック信号CKを受けて所定の内部クロック信号ICK1及びICK2を形成し対応する内部回路に供給するPLL回路PLL1及びPLL2をそれぞれ設ける。

請求項（抜粋）：

共通の半導体基板上に形成され、共通の基本クロック信号に従って同期動作し、かつそれぞれが上記基本クロック信号を受けて所定の内部クロック信号を形成し対応する内部回路に供給するPLL回路を含む複数のモジュールを具備することを特徴とする半導体装置。

IPC (7件)：

G06F 1/10 ,  H01L 21/82 ,  H01L 27/04 ,  H01L 21/822 ,  H03K 5/00 ,  H03K 5/135 ,  H03L 7/06

FI (6件)：

G06F 1/04 330 A ,  H03K 5/135 ,  H01L 21/82 B ,  H01L 27/04 A ,  H03K 5/00 V ,  H03L 7/06 A