特許

J-GLOBAL ID：200903089347836741

半導体装置のテスト回路及びテスト方法

発明者： 畠山 茂
出願人/特許権者： 日本電気アイシーマイコンシステム株式会社
代理人 (1件)： 渡辺 喜平
公報種別：公開公報
出願番号（国際出願番号）：特願平11-119039
公開番号（公開出願番号）：特開2000-310668
出願日： 1999年04月27日
公開日（公表日）： 2000年11月07日
要約：

【要約】【課題】 機能試験と直流試験を行うことができるとともに、少ないピン数のLSIテスタで試験することができる半導体装置のテスト回路及びテスト方法の提供を目的とする。【解決手段】 バウンダリスキャン設計された多ピン構成のLSIのテスト回路として、制御回路5,入力バッファ直流試験回路1p〜1r,出力バッファ直流試験回路2p〜2r及び直流試験判定回路6を設けることにより、外部入出力端子5A3、5B3をテスタピン711〜71mと直接接続させなくても、入力バッファ11p〜11r、出力バッファ12p〜12rにおける直流試験を行うことができる。

請求項（抜粋）：

バウンダリスキャン機能を有し、複数の入力バッファ及び出力バッファにそれぞれ接続された外部入出力端子を具備する半導体装置のテスト回路において、リセット信号とクロック信号を入力し、インストラクションビットを出力する制御回路と、このインストラクションビットを入力し、前記入力バッファの直流試験を行う入力バッファ直流試験回路と、前記インストラクションビットを入力し、前記出力バッファの直流試験を行う出力バッファ直流試験回路と、前記入力バッファ直流試験回路からの直流試験結果及び前記出力バッファ直流試験回路からの直流試験結果を入力し、これらの直流試験結果を判定するとともに、テストアウト信号を出力する直流試験判定回路とを具備したことを特徴とする半導体装置のテスト回路。

IPC (5件)：

G01R 31/28 ,  G01R 35/00 ,  H01L 21/66 ,  H01L 27/04 ,  H01L 21/822

FI (4件)：

G01R 31/28 G ,  G01R 35/00 L ,  H01L 21/66 F ,  H01L 27/04 T

Fターム (26件)：

2G032AA00 ,  2G032AB01 ,  2G032AC10 ,  2G032AE07 ,  2G032AE08 ,  2G032AE12 ,  2G032AF01 ,  2G032AG07 ,  2G032AK16 ,  2G032AK19 ,  2G032AL00 ,  4M106AA04 ,  4M106AC02 ,  4M106AC08 ,  4M106AC09 ,  4M106AC12 ,  4M106BA14 ,  4M106CA04 ,  5F038BE01 ,  5F038DT05 ,  5F038DT06 ,  5F038DT08 ,  5F038DT10 ,  5F038DT12 ,  5F038DT17 ,  5F038EZ20