特許
J-GLOBAL ID:200903089349148184

半導体装置および半導体装置の製造方法

発明者:
出願人/特許権者:
代理人 (1件): 宮田 金雄 (外2名)
公報種別:公開公報
出願番号(国際出願番号):特願平9-170373
公開番号(公開出願番号):特開平11-017143
出願日: 1997年06月26日
公開日(公表日): 1999年01月22日
要約:
【要約】【課題】 下部電極の形成が微細化にしたがい困難になるという問題点があった。【解決手段】 基板1上に形成された層間絶縁膜15と、層間絶縁膜15に基板1に至るまで形成されたコンタクトホール16と、コンタクトホール16に埋め込まれるとともに層間絶縁膜15上面より突出して成る箇所を有する導電体プラグ17と、導電体プラグ17を覆いかつ上面がドーム状にて成る下部電極18と、下部電極18とこの下部電極18上に形成された誘電体膜19および上部電極20とにてキャパシタを形成する。
請求項(抜粋):
半導体基板上に形成された層間絶縁膜と、上記層間絶縁膜に上記半導体基板に至るまで形成されたコンタクトホールと、上記コンタクトホールに埋め込まれるとともに上記層間絶縁膜上面より突出して成る箇所を有する導電体プラグと、上記導電体プラグを覆いかつ上面がドーム状にて成る下部電極とを備え、上記下部電極とこの下部電極上に形成された誘電体膜および上部電極とにてキャパシタを形成することを特徴とする半導体装置。
IPC (4件):
H01L 27/108 ,  H01L 21/8242 ,  H01L 27/04 ,  H01L 21/822
FI (2件):
H01L 27/10 621 A ,  H01L 27/04 C

前のページに戻る