特許

J-GLOBAL ID：200903089350007284

CPUの暴走検出方法

発明者： 杉田 武弘
出願人/特許権者： ソニー株式会社
代理人 (1件)： 小池 晃 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平3-308323
公開番号（公開出願番号）：特開平5-120075
出願日： 1991年10月29日
公開日（公表日）： 1993年05月18日
要約：

【要約】【構成】 送信ルーチンが開始したことを検知することで異常検出回路20内のタイマをスタートし、タイマが所定時間経過しても送信ルーチンが終了しないことを検知したならば、CPU10に強制的にリセット信号(異常検出信号UDOUT )を供給する。【効果】 複雑なチェックが可能でかつCPUに全く負担をかけることなく、CPUの暴走を検出することができる。

請求項（抜粋）：

データ送信が不定期に行われるパケットデータ通信回路を制御するためのCPUの暴走検出方法であって、送信ルーチンが開始したことを検知することによりタイマをスタートし、上記タイマが所定時間経過しても送信ルーチンが終了しないことを検知したならば、上記CPUに強制的にリセット信号を供給することを特徴とするCPUの暴走検出方法。