特許

J-GLOBAL ID：200903089371840059

モータの駆動回路

発明者： 黒田 昌寛
出願人/特許権者： 株式会社東芝
代理人 (1件)： 則近 憲佑
公報種別：公開公報
出願番号（国際出願番号）：特願平4-197956
公開番号（公開出願番号）：特開平6-054581
出願日： 1992年07月24日
公開日（公表日）： 1994年02月25日
要約：

【要約】【構成】モータの駆動回路の電流制御回路において検出したDC電流値と、予め設定されている第1及び第2の電流制限設定値とをそれぞれ比較し、これらの結果をそれぞれ維持し、第2の電流制限設定値との比較結果に応じて、リセット間隔の異なるリセット信号を発信するか、或いは一度リセットされた後に再びDC電流を停止するようにして、DC電流値を十分に減少させる手段を備えている。【効果】DC電流を十分に減少させることにより、電流制限設定値を大幅に越えた値のDC電流が流れることをなくすことができるので、駆動回路及びモータの破壊を極力なくすことが可能となる。

請求項（抜粋）：

モータの駆動回路の電流制御回路において検出したDC電流値と予め設定されている第1の電流制限設定値とを比較する第1の比較回路と、前記DC電流値と前記第1の電流制限設定値より若干値の大きい予め設定されている第2の電流制限設定値とを比較する第2の比較回路と、前記第1の比較回路からの出力信号を維持する第1のラッチ回路と、前記第2の比較回路からの出力信号を維持する第2のラッチ回路と、第1のリセット信号を発信する第1のリセット回路と、前記第1のリセット信号よりリセット間隔の長い第2のリセット信号を発信する第2のリセット回路と、前記第2のラッチ回路からの出力に応じて前記第1のリセット信号と前記第2のリセット信号のどちらかを選択して前記第1のラッチ回路及び前記第2のラッチ回路に維持されている信号をリセットさせるリセット信号選択回路とを備えたことを特徴とするモータの駆動回路。