特許

J-GLOBAL ID：200903089378335651

論理合成用記述変換方法

発明者： 佐藤 健一
出願人/特許権者： ソニー株式会社
代理人 (1件)： 高橋 光男
公報種別：公開公報
出願番号（国際出願番号）：特願平5-086070
公開番号（公開出願番号）：特開平6-301741
出願日： 1993年04月13日
公開日（公表日）： 1994年10月28日
要約：

【要約】【目的】 熟練した設計者でなくとも、熟練者の知識を生かした回路設計、特に機能的論理的なレベルで回路設計を可能にすること。【構成】 ハードウエア記述言語によるハードウエア記述において、定数と変数の乗算で記述された部分を、機能的に等価な、加算とシフト演算で表された記述に変換することにより、あるいは式のビツト幅を適切にビツト拡張することにより、論理合成に適した記述を得る。

請求項（抜粋）：

ハードウエア記述言語によるハードウエアの記述において、定数と変数の乗算で記述された部分を検出し、定数と変数の乗算で記述された部分がある場合は、適切化処理を行うことを特徴とする、論理合成用記述変換方法。