特許

J-GLOBAL ID：200903089379210445

半導体装置の製造方法

発明者： 西村 勇
出願人/特許権者： 株式会社半導体先端テクノロジーズ
代理人 (2件)： 高田 守 ,  高橋 英樹
公報種別：公開公報
出願番号（国際出願番号）：特願2003-179406
公開番号（公開出願番号）：特開2005-019515
出願日： 2003年06月24日
公開日（公表日）： 2005年01月20日
要約：

【課題】特定の領域毎に同一材料を用いて異なる品質の半導体要素を作り分ける。特定の領域毎に仕事関数の異なるゲート電極を作り分ける。【解決手段】素子分離2及びウェル3,4が形成されたシリコン基板1上に、開口を複数有する絶縁膜11を形成する。絶縁膜11の開口底部にゲート酸化膜13を形成し、開口内を含むシリコン基板1全面にNi膜14を形成し、Ni膜14上にシリコン膜15を形成する。NMOS領域を覆うように反射膜16を形成した後、光源から可視光を照射することにより、PMOS領域にNiシリサイド膜17を形成する。反射膜16を除去した後、光源から可視光を再度照射することにより、Niシリサイド膜17とは相が異なるNiシリサイド膜が形成される。金属膜を形成した後、不要な金属膜とNiシリサイド膜17,18をCMPにより除去する。【選択図】 図6

請求項（抜粋）：

反応対象に光を照射することにより半導体要素を形成する工程を有する半導体装置の製造方法であって、 前記反応対象の第1領域の上にマスク膜を形成する工程と、 前記マスク膜が形成されていない前記反応対象の第2領域に光を照射する第1照射工程と、 前記第1照射工程を終了した後、前記マスク膜を除去する工程と、 前記マスク膜を除去した後、前記反応対象の第1及び第2領域に光を照射する第2照射工程と、を含むことを特徴とする半導体装置の製造方法。

IPC (4件)：

H01L21/8238 ,  H01L21/265 ,  H01L21/28 ,  H01L27/092

FI (4件)：

H01L27/08 321D ,  H01L21/265 602B ,  H01L21/28 301S ,  H01L27/08 321E

Fターム (39件)：

4M104AA01 ,  4M104BB01 ,  4M104BB03 ,  4M104BB19 ,  4M104BB20 ,  4M104BB21 ,  4M104BB22 ,  4M104BB24 ,  4M104BB25 ,  4M104BB26 ,  4M104BB27 ,  4M104BB28 ,  4M104CC01 ,  4M104CC05 ,  4M104DD03 ,  4M104DD04 ,  4M104DD66 ,  4M104DD84 ,  4M104FF14 ,  4M104GG10 ,  4M104GG14 ,  4M104HH20 ,  5F048AA07 ,  5F048AC03 ,  5F048BB05 ,  5F048BB08 ,  5F048BB09 ,  5F048BB10 ,  5F048BB13 ,  5F048BB16 ,  5F048BC06 ,  5F048BC18 ,  5F048BC19 ,  5F048BE03 ,  5F048BF06 ,  5F048BF11 ,  5F048BF16 ,  5F048BG13 ,  5F048DA27

引用特許：

審査官引用 (6件)

• 集積素子にシリサイド領域を形成する方法
  公報種別：公表公報   出願番号：特願2000-571484   出願人：ウルトラテク,ステッパー,インコーポレイテッド
• 半導体製造方法
  公報種別：公開公報   出願番号：特願2001-063672   出願人：日本電気株式会社
• 特開昭55-111170
  
• 特開昭55-111170
  
• 特開昭63-155764
  
• 特開昭63-155764