半導体素子の隔離方法

発明者： ,
出願人/特許権者：
代理人 (1件)：津国肇 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-053038
公開番号（公開出願番号）：特開平10-270543
出願日： 1998年03月05日
公開日（公表日）： 1998年10月09日
要約：

【要約】【課題】電界の集中を防止し得る半導体素子のトレンチ隔離方法を提供することである。【解決手段】半導体基板1上に、第1絶縁膜2及び第2絶縁膜3を順次積層し、前記半導体基板1の表面の一部を露出して該露出面及び第2絶縁膜3に第3絶縁膜4を形成し、該第3絶縁膜4を異方性食刻してそれら第1絶縁膜2及び第2絶縁膜3の側壁面にサイドウォールスペーサ4′を形成する。次いで、前記サイドウォールスペーサ4′をマスクとして前記半導体基板1所定の深さまで食刻してトレンチ5を形成し、前記サイドウォールスペーサ4′を除去して、前記トレンチ5の内部に高密度プラズマ化学蒸着を施して酸化物6を充填し、次いで、前記第1絶縁膜2及び第2絶縁膜3を除去する。

請求項（抜粋）：

半導体基板(1)上に第1絶縁膜(2)及び第2絶縁膜(3)を順次積層する段階と、該第1絶縁膜(2)及び第2絶縁膜(3)を部分的に食刻して前記半導体基板(1)の表面の一部を露出する段階と、前記第1絶縁膜(2)及び第2絶縁膜(3)の食刻された両方側壁面にサイドウォールスペーサ(4′)を形成する段階と、前記第2絶縁膜(3)及びサイドウォールスペーサ(4′)をマスクとして前記半導体基板(1)の露出された部分を所定の深さまで異方性食刻してトレンチ(5)を形成する段階と、前記サイドウォールスペーサ(4′)を除去する段階と、前記トレンチ(5)内に高密度のプラズマ化学蒸着法を施し絶縁物(6)を充填させてトレンチ(5)の入口コーナー部をラウンド状に形成する段階と、前記第1絶縁膜(2)及び第2絶縁膜(3)を除去する段階と、を順次行うことを特徴とする半導体素子の隔離方法。

前のページに戻る