特許
J-GLOBAL ID：200903089390459374
不揮発性半導体メモリ装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
岡田 敬
公報種別：公開公報
出願番号（国際出願番号）：特願平7-011920
公開番号（公開出願番号）：特開平8-204160
出願日： 1995年01月27日
公開日（公表日）： 1996年08月09日
要約：
【要約】【目的】 フローティングゲートを有する不揮発性半導体メモリ装置の読み出しデータの判定動作を安定にする。【構成】 行列配置されるメモリセルトランジスタ21と共に、第1及び第2のダミーセルトランジスタ29、30を配置する。第1のダミーセルトランジスタ29は、奇数行のメモリセルトランジスタ21と同じ向きに配置し、第2のダミーセルトランジスタ30は、偶数行のメモリセルトランジスタ21と同じ向きに配置する。各ダミーセルトランジスタ29、30のドレインにダミービット線31を接続し、アドレス情報に基づいて特定のメモリセルトランジスタ21及びダミーセルトランジスタ29、30の一方が選択されたときに、ダミービット線31に表れる基準電位VBとビット線23に表れる電位VDとの差を差動アンプ28で取り出す。
請求項（抜粋）：
半導体基板上に電気的に独立した状態で配置されるフローティングゲートと、このフローティングゲートに隣接して一部分が重なり合って配置されるコントロールゲートと、上記フローティングゲートの上記コントロールゲートに対向する側とは反対側の基板領域に形成される第1の半導体領域と、上記コントロールゲートの上記フローティングゲートに対向する側とは反対側の基板領域に形成される第2の半導体領域と、からなるメモリセルトランジスタが、奇数行と偶数行とで上記第1の半導体領域または上記第2の半導体領域を共有して面対称となるように複数個行列配置される不揮発性半導体メモリ装置において、上記メモリセルトランジスタと同一構造の第1のダミーセルトランジスタ及び第2のダミーセルトランジスタが奇数行に配置される上記メモリセルトランジスタ及び偶数行に配置される上記メモリセルトランジスタとそれぞれ同じ向きに配置され、上記メモリセルトランジスタの行選択に対応して上記第1のダミーセルトランジスタまたは上記第2のダミーセルトランジスタの一方が選択され、選択されたダミーセルトランジスタから読み出される情報と、アドレス情報に応じて指定される特定のメモリセルトランジスタから読み出される情報との差が判定出力として取り出されることを特徴とする不揮発性半導体メモリ装置。
IPC (6件)：
H01L 27/115
, G11C 16/02
, G11C 16/04
, H01L 21/8247
, H01L 29/788
, H01L 29/792
H01L 27/10 434
, G11C 17/00 307 D
, H01L 29/78 371
