特許

J-GLOBAL ID：200903089401973733

不揮発性半導体記憶装置の製造方法

発明者： 吉見 正徳 ,  谷上 拓司
出願人/特許権者： シャープ株式会社
代理人 (1件)： 野河 信太郎
公報種別：公開公報
出願番号（国際出願番号）：特願2000-101096
公開番号（公開出願番号）：特開2001-284557
出願日： 2000年04月03日
公開日（公表日）： 2001年10月12日
要約：

【要約】【課題】 メモリーアレイの面積を縮小することを課題とする。【解決手段】 半導体基板に形成されたトレンチの底面及び側面の少なくとも一部分に形成された拡散ビットラインを構成要素とするメモリーセルを複数備え、拡散ビットラインを選択するための選択ゲートトランジスタ、周辺回路トランジスタと素子分離領域を含み、素子分離領域がトレンチ内に形成された不揮発性半導体記憶装置の製造方法であって、拡散ビットラインが形成されるトレンチと、素子分離領域形成用のトレンチとを同時に形成する工程を含むことを特徴とする不揮発性半導体記憶装置の製造方法により上記課題を解決する。

請求項（抜粋）：

半導体基板に形成されたトレンチの底面及び側面の少なくとも一部分に形成された拡散ビットラインを構成要素とするメモリーセルを複数備え、拡散ビットラインを選択するための選択ゲートトランジスタ、周辺回路トランジスタと素子分離領域を含み、素子分離領域がトレンチ内に形成された不揮発性半導体記憶装置の製造方法であって、拡散ビットラインが形成されるトレンチと、素子分離領域形成用のトレンチとを同時に形成する工程を含むことを特徴とする不揮発性半導体記憶装置の製造方法。

IPC (5件)：

H01L 27/115 ,  H01L 27/10 481 ,  H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792

FI (3件)：

H01L 27/10 481 ,  H01L 27/10 434 ,  H01L 29/78 371

Fターム (51件)：

5F001AA02 ,  5F001AA31 ,  5F001AA43 ,  5F001AA63 ,  5F001AB08 ,  5F001AD15 ,  5F001AD16 ,  5F001AD18 ,  5F001AD19 ,  5F001AD51 ,  5F001AD60 ,  5F001AG07 ,  5F001AG40 ,  5F083EP02 ,  5F083EP23 ,  5F083EP55 ,  5F083EP65 ,  5F083EP70 ,  5F083GA02 ,  5F083GA09 ,  5F083JA04 ,  5F083JA35 ,  5F083JA39 ,  5F083JA53 ,  5F083KA07 ,  5F083KA08 ,  5F083NA01 ,  5F083PR05 ,  5F083PR06 ,  5F083PR07 ,  5F083PR29 ,  5F083PR36 ,  5F083PR37 ,  5F083PR40 ,  5F083PR43 ,  5F083PR53 ,  5F083ZA05 ,  5F083ZA06 ,  5F083ZA07 ,  5F101BA02 ,  5F101BA13 ,  5F101BA36 ,  5F101BB05 ,  5F101BD05 ,  5F101BD06 ,  5F101BD09 ,  5F101BD10 ,  5F101BD32 ,  5F101BD35 ,  5F101BH19 ,  5F101BH21