特許

J-GLOBAL ID：200903089409769884

半導体装置およびその製造方法

発明者： 佐原 隆介 ,  山下 毅雄
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願2004-066741
公開番号（公開出願番号）：特開2005-259842
出願日： 2004年03月10日
公開日（公表日）： 2005年09月22日
要約：

【課題】メモリ回路と論理回路とを同一基板上に設けた半導体装置において、実装率を低下させることなく、チャージアップ対策を行うことのできる技術を提供する。【解決手段】論理部にゲートアレイセルとクランプダイオードDnとを形成し、クランプダイオードDnのn+半導体領域13ndと論理部のnチャネルMISFETのゲート電極10Bの全てまたは一部とをビット線BLと同一層の導体膜BLDにより接続する。この接続により、論理部のnチャネルMISFETのチャージアップによるゲート絶縁膜8の破壊を防ぐことができ、さらに後の工程において形成される上層の配線のチャネルを全てセル内またはセル間の配線に用いることができる。【選択図】図9

請求項（抜粋）：

基板の主面の第1領域に、複数のメモリセル選択用MISFETと、各々の前記メモリセル選択用MISFETのソース・ドレインの一方に接続されるビット線と、各々の前記メモリセル選択用MISFETのソース・ドレインの他方に接続される容量素子とが形成され、前記基板の主面の第2領域に、複数のゲートアレイセルが形成され、前記基板の主面の前記第2領域に隣接する第3領域に、第1導電型の第1半導体領域を下部とし、前記第1導電型とは異なる第2導電型の第2半導体領域を上部とする複数のクランプダイオードが形成された半導体装置であって、 前記ゲートアレイセルのゲートと前記クランプダイオードの前記第2半導体領域とが前記ビット線と同一層の導体膜を介して電気的に接続されていることを特徴とする半導体装置。

IPC (10件)：

H01L27/118 ,  H01L21/82 ,  H01L21/822 ,  H01L21/8238 ,  H01L21/8242 ,  H01L27/04 ,  H01L27/06 ,  H01L27/092 ,  H01L27/10 ,  H01L27/108

FI (10件)：

H01L21/82 M ,  H01L27/06 311B ,  H01L27/10 461 ,  H01L27/10 621C ,  H01L27/10 651 ,  H01L27/04 A ,  H01L27/04 D ,  H01L21/82 W ,  H01L27/08 321H ,  H01L27/08 321K

Fターム (79件)：

5F038CA02 ,  5F038CA04 ,  5F038CA05 ,  5F038CA06 ,  5F038CA17 ,  5F038CD05 ,  5F038DF01 ,  5F038DF05 ,  5F038EZ12 ,  5F038EZ20 ,  5F048AA02 ,  5F048AB01 ,  5F048AB02 ,  5F048AC03 ,  5F048AC10 ,  5F048BA01 ,  5F048BB05 ,  5F048BB09 ,  5F048BB13 ,  5F048BC06 ,  5F048BE02 ,  5F048BE03 ,  5F048BF02 ,  5F048BF04 ,  5F048BF05 ,  5F048BF07 ,  5F048BF15 ,  5F048BF16 ,  5F048BG13 ,  5F048CC06 ,  5F048CC19 ,  5F048DA27 ,  5F064AA03 ,  5F064AA05 ,  5F064BB05 ,  5F064BB06 ,  5F064BB07 ,  5F064BB14 ,  5F064CC12 ,  5F064CC21 ,  5F064EE02 ,  5F064EE05 ,  5F064EE17 ,  5F064EE19 ,  5F064EE23 ,  5F064EE26 ,  5F064EE27 ,  5F064EE36 ,  5F064GG01 ,  5F064HH12 ,  5F083AD24 ,  5F083AD48 ,  5F083AD49 ,  5F083AD61 ,  5F083GA27 ,  5F083JA06 ,  5F083JA14 ,  5F083JA15 ,  5F083JA38 ,  5F083JA39 ,  5F083JA40 ,  5F083JA43 ,  5F083MA03 ,  5F083MA06 ,  5F083MA16 ,  5F083MA17 ,  5F083MA19 ,  5F083MA20 ,  5F083NA01 ,  5F083NA03 ,  5F083PR06 ,  5F083PR09 ,  5F083PR40 ,  5F083PR43 ,  5F083PR44 ,  5F083PR53 ,  5F083PR54 ,  5F083ZA06 ,  5F083ZA15

引用特許：

出願人引用 (3件)

• 半導体装置
  公報種別：公開公報   出願番号：特願平10-205717   出願人：松下電器産業株式会社
• IC設計用ライブラリ及びレイアウトパターン設計方法
  公報種別：公開公報   出願番号：特願平10-275037   出願人：沖電気工業株式会社
• ゲートアレイ装置および自動配置配線方式
  公報種別：公開公報   出願番号：特願平11-173474   出願人：三菱電機株式会社