特許
J-GLOBAL ID：200903089435278678
演算回路とそのエラー検出方法
発明者：
出願人/特許権者：
代理人 (1件)：
松本 正夫
公報種別：公開公報
出願番号（国際出願番号）：特願2001-122141
公開番号（公開出願番号）：特開2002-318706
出願日： 2001年04月20日
公開日（公表日）： 2002年10月31日
要約：
【要約】【課題】 演算回路における演算の不正を、特別のハードウェアを新たに必要とすることなく、かつ演算を遅延させることなく検出するエラー検出方法を提供する。【解決手段】 演算対象の1つ又は複数個のオペランドの入力を受け付けて定められた演算を実行し、演算結果を出力する演算回路100において、浮動小数点演算を実行する浮動小数点演算部10と、固定小数点演算を実行する固定小数点演算部20を備え、演算対象のオペランドに対して、浮動小数点演算部10と固定小数点演算部20との双方により予め定められた同一の演算を実行し、浮動小数点演算部10と固定小数点演算部20とのそれぞれによる演算結果を比較して、各演算結果が不一致の場合には異常検出を通知する信号を出力することを特徴とする。
請求項（抜粋）：
演算対象の1つ又は複数個のオペランドの入力を受け付けて定められた演算を実行し、演算結果を出力する演算回路において、浮動小数点演算を実行する浮動小数点演算部と、固定小数点演算を実行する固定小数点演算部を備え、前記演算対象のオペランドに対して、前記浮動小数点演算部と前記固定小数点演算部との双方により予め定められた同一の演算を実行し、前記浮動小数点演算部と前記固定小数点演算部とのそれぞれによる演算結果を比較して、各前記演算結果が不一致の場合には異常検出を通知する信号を出力することを特徴とする演算回路。
Fターム (1件)：
前のページに戻る
