特許

J-GLOBAL ID：200903089442619820

多重バス制御方式

発明者： 濱口 一正 ,  柴山 茂樹
出願人/特許権者： キヤノン株式会社
代理人 (1件)： 大塚 康徳 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-113482
公開番号（公開出願番号）：特開平5-314063
出願日： 1992年05月06日
公開日（公表日）： 1993年11月26日
要約：

【要約】【目的】 複数バスを備えるマルチプロセッサシステムにおいて、バスの使用効率及びメモリ・アクセス・スルー・プットを向上させる機能を有する多重バス制御方式を提供する。【構成】 プロセッサエレメント1からメモリエレメント2へのアクセスにおける要求サイクルと応答サイクルとを別バスサイクルで実行するために、メモリエレメント2内の要求入力側にリクエストキューを、応答出力側にはレスポンスキューを有する。アービタ4は各メモリエレメント2毎のアクセスの負荷状態を監視する負荷監視手段を有し、前記負荷監視手段より得られる記憶装置の各バンクの負荷状況と、要求サイクル及び応答サイクルにおける各バスへの使用要求とに基づいてバス3の調停、割当を実行する。

請求項（抜粋）：

複数のプロセッサ装置、多重バス及び多重バンク化された記憶装置を備えるマルチプロセッサシステムにおいて、前記プロセッサ装置から前記記憶装置へのアクセスに要する要求サイクルと応答サイクルとを別バスサイクルで実行するメモリアクセス手段と、前記記憶装置の各バンク毎のアクセス要求量に基づく負荷状況を監視する負荷監視手段と、前記要求サイクルと前記応答サイクルでの各バス使用要求と、前記負荷監視手段より得られる記憶装置の各バンクの負荷状況とに基づいて、バスの調停、割当を実行するバス割当手段とを備えることを特徴とする多重バス制御方式。

IPC (3件)：

G06F 13/362 510 ,  G06F 13/36 530 ,  G06F 15/16 360

引用特許：

審査官引用 (3件)

• 特開平4-119445
  
• 特開平3-269661
  
• 特開昭55-059568