特許
J-GLOBAL ID：200903089459016364
II-VI族化合物半導体発光素子の製造方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
松隈 秀盛
公報種別：公開公報
出願番号（国際出願番号）：特願平6-140510
公開番号（公開出願番号）：特開平8-008492
出願日： 1994年06月22日
公開日（公表日）： 1996年01月12日
要約：
【要約】【目的】 エピタキシャル成長工程後に加熱処理を伴う製造方法を採る場合において、安定して発光特性にすぐれたすなわち低しきい値電流I<SB>th</SB>を有し、長寿命化をはかることのできるようにする。【構成】 クラッド層1および2の格子定数をa<SB>c </SB>とし、活性層3の格子定数をaとするとき、ε<SB>1 </SB>=|a<SB>c </SB>-a|/a<SB>c </SB>で与えられる上記活性層にかかる歪みε<SB>1 </SB>を、0≦ε<SB>1 </SB><1.5〔%〕とするか、III-V族化合物半導体とII-VI族化合物半導体との界面に生じる電圧降下Viを、0≦Vi≦1.2〔V〕とするかの少なくとも一方の構成として、III-V族基板20上に、少なくともそれぞれII-VI族化合物半導体による第1のクラッド層1と、活性層3と、第2のクラッド層2とをエピタキシーする工程と、基板20上へのII-VI族化合物半導体層のエピタキシー後に200°C〜450°Cの加熱を行う加熱工程とを経て目的とするII-VI族化合物半導体発光素子を得る。
請求項（抜粋）：
クラッド層の格子定数をa<SB>c </SB>とし、活性層の格子定数をaとするとき、ε<SB>1 </SB>=|a<SB>c </SB>-a|/a<SB>c </SB>で与えられる上記活性層にかかる歪みε<SB>1 </SB>を、0≦ε<SB>1 </SB><1.5〔%〕とするか、III-V族化合物半導体とII-VI族化合物半導体との界面に生じる電圧降下Viを、0≦Vi≦1.2〔V〕とするかの少なくとも一方の構成として、III-V族基板上に、少なくともそれぞれII-VI族化合物半導体による第1のクラッド層と、活性層と、第2のクラッド層とをエピタキシーする工程と、上記基板上へのII-VI族化合物半導体層のエピタキシー後に200°C〜450°Cの加熱を行う加熱工程とを有することを特徴とするII-VI族化合物半導体発光素子の製造方法。
IPC (2件)：
前のページに戻る
