特許
J-GLOBAL ID：200903089477226325
プログラム起動装置
発明者：
出願人/特許権者：
代理人 (1件)：
須山 佐一
公報種別：公開公報
出願番号（国際出願番号）：特願2003-304196
公開番号（公開出願番号）：特開2005-071303
出願日： 2003年08月28日
公開日（公表日）： 2005年03月17日
要約：
【課題】CPU駆動用としてNAND型フラッシュメモリを用いた場合でも不良ブロックによるCPU起動の不具合を回避する。【解決手段】内部のデータをシーケンシャルにしか読み出せないNAND型フラッシュメモリ18からは直接動作させるために、ブートコントローラ16を設け、CPU10のリセット後の起動アドレスからCPU10の命令に基づき予め記録されたNAND型フラッシュメモリ18のブートプログラムを読み出せるようにする。このときCPUコア11のROMコントローラ15は、外部バスインターフェース17を介してROM19が接続されているのと同等に、命令をバスインターフェース17より読み出せるようにブートコントローラ16を構成する。これにより、CPU駆動用としてNAND型フラッシュメモリを用いた場合でも不良ブロックによるCPU起動の不具合を回避可能となる。【選択図】図1
請求項（抜粋）：
起動および実行プログラムを格納したNAND型フラッシュメモリと、
前記実行プログラムに基づいた制御を行うCPUと、
前記CPUの動作に無関係に予め格納されたプログラムに基づいたブートプログラムを実行する第1の手段と、
前記ブートプログラムが実行された後に、実行する前記CPUに備えたプログラム実行用のメモリと、
前記ブートプログラム実行時に、前記フラッシュメモリの不良ブロックの利用を避けて前記実行用メモリに前記プログラムを転送する第2の手段とを具備したことを特徴とするプログラム起動装置。
IPC (2件)：
FI (2件)：
G06F9/06 610K
, G06F12/16 310R
5B018GA06
, 5B018KA15
, 5B018MA23
, 5B018NA06
, 5B018QA14
, 5B018RA12
, 5B076AA01
, 5B076BB16
, 5B076EB02
