特許
J-GLOBAL ID：200903089514192193
電荷結合素子及びその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
恩田 博宣
公報種別：公開公報
出願番号（国際出願番号）：特願平6-153940
公開番号（公開出願番号）：特開平8-023088
出願日： 1994年07月05日
公開日（公表日）： 1996年01月23日
要約：
【要約】【目的】容易に製造することができ、使用者による調整の手間を省くことができる電荷結合素子を提供することを目的とする。【構成】シリコン基板61上には、2層構造の転送電極65,66を有する撮像部51と、転送電極65,66と同様の構成の浮遊ゲート34と制御ゲート35とを有するメモリ素子15が形成される。メモリ素子15は、その浮遊ゲート34に電荷を蓄えることにより外部入力端子10から入力した外部電圧VG の電圧を調整し、その調整した電圧を基板バイアス電圧VN としてシリコン基板61へ出力する。そして、撮像部51の転送電極65と共にメモリ素子15の浮遊ゲート34が形成され、撮像部51の転送電極66と共にメモリ素子15の制御ゲート35が形成される。
請求項（抜粋）：
半導体基板(61)上に複数の転送電極(65)が配置される電荷結合素子において、所定の電圧の外部電圧(VG )を入力する外部入力端子(10)と、前記転送電極(65)に並んで前記半導体基板(61)上に配置され、前記転送電極(65)と同一の層に形成される浮遊ゲート(34)を有する不揮発性メモリ素子(15)を含み、メモリ素子(15)の浮遊ゲート(34)に蓄積される電荷量に応じて前記外部入力端子(10)から入力される外部電圧(VG )の電圧を調整し、調整した電圧を出力する電圧調整部(2)とを備えたことを特徴とする電荷結合素子。
IPC (2件)：
H01L 29/762
, H01L 21/339
