特許

J-GLOBAL ID：200903089529979416

整流用半導体装置

発明者： 四方 秀明
出願人/特許権者： ローム株式会社
代理人 (1件)： 河村 洌
公報種別：公開公報
出願番号（国際出願番号）：特願平11-118715
公開番号（公開出願番号）：特開2000-312011
出願日： 1999年04月26日
公開日（公表日）： 2000年11月07日
要約：

【要約】【課題】 動作がオフになる過渡状態において、半導体層内に残留する少数キャリアを即座に消滅させることにより、高耐圧でありながらスイッチングスピードの速いpn接合による整流用半導体装置を提供する。【解決手段】 n+ 形である高不純物濃度の半導体基板1上にn- 形である低不純物濃度の半導体層2がエピタキシャル成長され、その半導体層2の表面側に複数個のp+ 形の半導体領域6が設けられ、半導体層2およびp+ 形の半導体領域6の表面に、半導体層2とショットキーバリアを形成する金属層3が設けられている。そして、p+ 形の半導体領域6が、n- 形半導体層2の表面側の平面形状で円形もしくは多角形状で、中心部から一番遠い位置の部分が隣り合うp+ 形の領域6と近接もしくは重なり合うか、または半導体領域6とそれ以外の部分の面積比が(2〜6):1で、かつ、規則的に配列して形成されている。

請求項（抜粋）：

高不純物濃度の第1導電形の半導体基板と、該半導体基板上にエピタキシャル成長される低不純物濃度の第1導電形の半導体層と、該半導体層の表面側に複数個設けられる第2導電形の半導体領域と、前記半導体層および前記第2導電形の半導体領域の表面に設けられ、前記半導体層とショットキーバリアを形成する金属層とからなり、前記第2導電形の半導体領域が、前記半導体層の表面側の平面形状で円形または多角形状で、かつ、中心部から一番遠い位置の部分が隣り合う前記第2導電形の半導体領域と近接するか、または重なるように規則的に配列して形成されてなる整流用半導体装置。

IPC (2件)：

H01L 29/861 ,  H01L 29/872

FI (2件)：

H01L 29/91 D ,  H01L 29/48 F

Fターム (11件)：

4M104BB05 ,  4M104BB09 ,  4M104BB14 ,  4M104BB16 ,  4M104CC03 ,  4M104FF06 ,  4M104FF11 ,  4M104FF32 ,  4M104FF35 ,  4M104GG03 ,  4M104HH20