特許

J-GLOBAL ID：200903089577883528

半導体装置の製造方法及び製造装置

発明者： 伊藤 信和
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 鈴木 章夫
公報種別：公開公報
出願番号（国際出願番号）：特願平10-096502
公開番号（公開出願番号）：特開平11-297695
出願日： 1998年04月08日
公開日（公表日）： 1999年10月29日
要約：

【要約】【課題】 半導体ウェハにCuメッキ膜を成膜し、化学機械研磨法によって研磨する際に生じる異物の発生を抑制し、半導体装置の製造歩留りを向上した半導体装置の製造方法及び製造装置を提供する。【解決手段】 シリコンウェハ100の外周縁部をクランプリング223でマスクしてスパッタ法によりTiNバリア膜108を成膜し、次いで内径寸法が大きなクランプリング223Bを用いてスパッタ法によりCuシード膜109を成膜する。Cuシード膜109はTiNバリア膜108を覆うように広い面積に成膜される。TiNバリア膜108とCuシード膜109との成膜時に位置ずれが生じた場合でも、TiNバリア膜108が露呈されることが防止され、Cuシード膜109上に成膜するCuメッキ膜110がTiNバリア膜108上で剥がれることがなく、異物の発生が防止され、この異物が原因とされる半導体装置の製品不良の発生が抑制でき、半導体装置の製造歩留りが向上される。

請求項（抜粋）：

半導体ウェハの表面上にTiN膜を成膜する工程と、前記TiN膜の上にCuシード膜を成膜する工程と、前記Cuシード膜の表面上にCuメッキ膜を成膜する工程とを含む半導体装置の製造方法において、前記Cuシード膜を前記TiN膜を覆う広い面積に形成することを特徴とする半導体装置の製造方法。

IPC (3件)：

H01L 21/3205 ,  H01L 21/285 ,  H01L 21/285 301

FI (3件)：

H01L 21/88 M ,  H01L 21/285 S ,  H01L 21/285 301 R