特許

J-GLOBAL ID：200903089589950816

半導体集積回路装置

発明者： 小口 聡 ,  麻殖生 健二
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 徳若 光政
公報種別：公開公報
出願番号（国際出願番号）：特願平11-073392
公開番号（公開出願番号）：特開2000-269432
出願日： 1999年03月18日
公開日（公表日）： 2000年09月29日
要約：

【要約】【課題】 異電圧電源端子間あるいは異電源電圧の回路間での高信頼性での静電破壊防止を実現した静電保護回路を備えた半導体集積回路装置を提供する。【解決手段】 第1の外部端子から供給された第1の電源電圧で動作する第1の回路第2の外部端子から供給され、上記第1の電源電圧より低い電位とされた第2の電源電圧で動作する第2の回路とを備えた半導体集積回路装置において、上記第1の外部端子から上記第2の外部端子に向かう電流経路を構成するようにダイオード接続の複数のMOSFETを設け、その合成しきい値電圧を上記第1と第2の外部端子に上記第1と第2の電源電圧がそれぞれ供給された状態の電位差より大きくし、第1の外部端子に過電圧が印加された状態の電位差より小さくし、上記過電圧印加時にのみ上記電流経路に電流を流して静電破壊防止を行うよう上記ダイオード接続の複数のMOSFETの数を設定する。

請求項（抜粋）：

第1の外部端子から供給された第1の電源電圧で動作する第1の回路と、第2の外部端子から供給され、上記第1の電源電圧より低い電位とされた第2の電源電圧で動作する第2の回路と、上記第1の外部端子から上記第2の外部端子に向かう電流経路を構成するようにダイオード接続の複数のMOSFETからなり、その合成しきい値電圧を上記第1と第2の外部端子に上記第1と第2の電源電圧がそれぞれ供給された状態の電位差より大きくして通常動作状態では上記電流経路には電流を流さず、第1の外部端子に過電圧が印加された状態の電位差より小さくして上記電流経路に電流を流して静電破壊防止を行うよう上記ダイオード接続の複数のMOSFETの数を設定してなることを特徴とする半導体集積回路装置。

IPC (5件)：

H01L 27/04 ,  H01L 21/822 ,  H01L 21/8238 ,  H01L 27/092 ,  H03K 19/003

FI (3件)：

H01L 27/04 H ,  H03K 19/003 E ,  H01L 27/08 321 H

Fターム (14件)：

5F038BH04 ,  5F038BH05 ,  5F038BH07 ,  5F038BH13 ,  5F038CD02 ,  5F038DF12 ,  5F038EZ20 ,  5F048AB06 ,  5F048CC06 ,  5F048CC09 ,  5F048CC15 ,  5J032AA02 ,  5J032AB02 ,  5J032AC18