特許

J-GLOBAL ID：200903089606712290

半導体装置

発明者： 山葉 隆久 ,  桑島 哲哉
出願人/特許権者： ヤマハ株式会社
代理人 (1件)： 伊沢 敏昭
公報種別：公開公報
出願番号（国際出願番号）：特願平5-117858
公開番号（公開出願番号）：特開平6-310597
出願日： 1993年04月21日
公開日（公表日）： 1994年11月04日
要約：

【要約】【目的】 集積回路チップのシールリング構造において、チップ領域の周辺部でのSOG(スピン・オン・ガラス)露出による信頼性の低下を防ぐ。【構成】 半導体基板10を覆うフィールド絶縁膜12の上に順次に第1の層間絶縁膜14、配線15A,15B、第2の層間絶縁膜16を形成する。絶縁膜16は、SOG膜16dを中間層に用いて平坦状に形成する。絶縁膜14,16は、矢印Eより左側のチップ領域及び右側のスクライブ領域を覆うように形成する。チップ領域を取囲むスクライブ領域に沿って絶縁膜14,16にそれぞれ第1及び第2のスクライブ溝を設ける。第2のスクライブ溝の側壁位置E2 を第1のスクライブ溝の側壁位置E1 よりチップ領域寄りとし、第2のスクライブ溝内へのSOG露出をなくす。

請求項（抜粋）：

複数の回路素子が形成されたチップ領域を有すると共に該チップ領域を取囲むようにスクライブ領域が定められた半導体基板と、前記複数の回路素子と共に集積回路を構成すべく前記チップ領域に形成された下から順に第1、第2及び第3層の配線と該第1及び第2層の配線の間に前記チップ領域及び前記スクライブ領域を覆うように形成された第1の層間絶縁膜と該第2及び第3層の配線の間に前記チップ領域及び前記スクライブ領域を覆うように形成された第2の層間絶縁膜とを含む配線積層であって、該第2の層間絶縁膜が中間層として塗布絶縁膜を有することにより平坦状に形成されているものとをそなえ、前記第1の層間絶縁膜には前記スクライブ領域に沿って第1のスクライブ溝を設けると共に、前記第2の層間絶縁膜には前記スクライブ領域に沿い且つ前記第1のスクライブ溝に重ねて第2のスクライブ溝を設けた半導体装置であって、前記第2のスクライブ溝のチップ領域側の側壁が前記第1のスクライブ溝のチップ領域側の側壁よりも前記チップ領域の近くに位置するように前記第2のスクライブ溝を形成することにより前記塗布絶縁膜を前記第2のスクライブ溝内に露出させないようにしたことを特徴とする半導体装置。