特許

J-GLOBAL ID：200903089608284083

不揮発性半導体記憶装置

発明者： 信方 浩美
出願人/特許権者： ソニー株式会社
代理人 (1件)： 佐藤 隆久
公報種別：公開公報
出願番号（国際出願番号）：特願平8-212894
公開番号（公開出願番号）：特開平10-055688
出願日： 1996年08月12日
公開日（公表日）： 1998年02月24日
要約：

【要約】【課題】レイアウトが容易で、レイアウト面積の縮小を図れ、各ステップ毎に書き込み終了判定を行うことができる不揮発性半導体記憶装置を実現する。【解決手段】3値以上の多値データをページ単位でメモリセルに書き込む不揮発性半導体記憶装置であって、多値(4値)のNANDフラッシュにおいて書込/読出制御回路12a,12bは従来の2値(“0”と“1”)の回路構成と同様の構成とし、その代わりにページバッファ15を設け、書き込み時にはプライオリティデコーダ16a,16bによってnビット→2n 値への変換を行って、1値づつ書き込みを行い、読み出し時には逆にワード線電圧を変化させて1値ずつの読み出しを行い、その読み出し結果を加算回路(2n 値→nビットへの変換)17a,17bを介してページバッファ15に格納していくようにする。

請求項（抜粋）：

ワード線およびビット線への印加電圧に応じて電荷蓄積部に蓄積された電荷量が変化し、その変化に応じてしきい値電圧が変化し、しきい値電圧に応じた値のデータを記憶するメモリセルを有し、3値以上の多値データをページ単位でメモリセルに書き込む不揮発性半導体記憶装置であって、nビットの書き込みデータを格納するページバッファと、書き込み時に、上記ページバッファに格納された書き込みデータをnビットから2n 値に変換し1値ずつ出力するプライオリティデコーダと、ラッチ回路を有し、上記プライオリティデコーダから出力された書き込みデータをラッチし、ラッチデータを選択されたビット線に出力して書き込みを行う書込制御回路とを有する不揮発性半導体記憶装置。