特許

J-GLOBAL ID：200903089618707969

半導体集積回路

発明者： 高際 輝男 ,  増田 正美
出願人/特許権者： 株式会社東芝
代理人 (1件)： 鈴江 武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-226496
公開番号（公開出願番号）：特開2001-052484
出願日： 1999年08月10日
公開日（公表日）： 2001年02月23日
要約：

【要約】【課題】 データを記憶するメモリセルを有する半導体集積回路において、データバス線をフルスイングさせてメモリセルへデータを書き込む場合の遅延を低減することを目的としている。【解決手段】 メモリセルへのデータの書き込み動作時に、データ遷移検出回路40で入力データDinのレベル変化を検出し、入力データDinのレベルが変化した時にイコライズ回路41でデータバス線38-1,38-2をイコライズし、その後、データバス線に入力データに対応する相補データを転送することを特徴としている。これにより書き込みの際、データバス線の電位は、イコライズレベルから変化するので書き込みの遅延を低減できる。

請求項（抜粋）：

データを記憶するメモリセルを有する半導体集積回路において、入力データが変化したことを検出する第1の回路と、前記第1の回路により入力データが変化したことが検出された時に、前記メモリセルへ入力データを書き込むための相補データが転送されるデータバス線をイコライズする第2の回路とを具備することを特徴とする半導体集積回路。

IPC (3件)：

G11C 11/41 ,  G11C 7/00 312 ,  G11C 11/409

FI (4件)：

G11C 11/34 M ,  G11C 7/00 312 Z ,  G11C 11/34 353 F ,  G11C 11/34 354 R

Fターム (10件)：

5B015HH03 ,  5B015JJ21 ,  5B015KB04 ,  5B015KB36 ,  5B015KB87 ,  5B015KB92 ,  5B024AA15 ,  5B024BA25 ,  5B024BA29 ,  5B024CA07