特許

J-GLOBAL ID：200903089649825773

半導体装置の製造方法

発明者： 横山 照夫 ,  三谷 英三
出願人/特許権者： 富士通株式会社
代理人 (1件)： 井桁 貞一
公報種別：公開公報
出願番号（国際出願番号）：特願平4-015834
公開番号（公開出願番号）：特開平5-218100
出願日： 1992年01月31日
公開日（公表日）： 1993年08月27日
要約：

【要約】 (修正有)【目的】 T字形ゲート電極を有する半導体装置に関し,ゲート寄生容量を低減するとともにゲート電極を覆う層間絶縁層表面の平坦性を向上可能とすることによる上層配線の信頼性の向上を目的とする。【構成】 半導体基板10表面に所定厚さのSi3N4 膜15とSiO2膜16,18を堆積し,次いでこれらの膜にチャネル領域を表出する開口17を形成し,この開口内にSiO2から成る側壁絶縁層20を形成したのち,チャネル領域に接触するT字形ゲート電極を形成する。Si3N4 膜15上のSiO2膜18と側壁絶縁層20を選択的にエッチングすると,T字形ゲート電極の頂部の下には,微小な空隙を以て対向するSi3N4 膜が残る。このSi3N4 膜は,T字形ゲート電極やソース・ドレイン電極の周囲にも残る。したがって, ゲート寄生容量が低減されるとともに,ゲート電極を覆う平坦な層間絶縁層が形成される。

請求項（抜粋）：

チャネル領域が画定された半導体基板の一表面に第1の絶縁層を形成する工程と,該第1の絶縁層とは選択的にエッチング可能な第2の絶縁層を該第1の絶縁層上に形成する工程と,該第2の絶縁層および第1の絶縁層を貫通して該チャネル領域における該半導体基板表面を表出する開口を形成する工程と,該開口内に表出する該第1の絶縁層および第2の絶縁層の側面に該第1の絶縁層とは選択的にエッチング可能な側壁絶縁層を形成する工程と,該側壁絶縁層が形成された該開口内に表出する該半導体基板表面に接触する脚部と該第2の絶縁層上に延在する頂部とを有する電極を形成する工程と,該電極が形成された該半導体基板表面から該第2の絶縁層および該側壁絶縁層を選択的に除去する工程ことを特徴とする半導体装置の製造方法。

IPC (3件)：

H01L 21/338 ,  H01L 29/812 ,  H01L 21/302