特許
J-GLOBAL ID:200903089666866556

制御ロジック演算用遅延タイマ装置

発明者:
出願人/特許権者:
代理人 (1件): 曾我 道照 (外4名)
公報種別:公開公報
出願番号(国際出願番号):特願平10-063296
公開番号(公開出願番号):特開平11-261394
出願日: 1998年03月13日
公開日(公表日): 1999年09月24日
要約:
【要約】【課題】 制御ロジック演算の再開時にタイマ動作が完了していた場合でも、再開時に初期化信号をオンさせることにより、制御ロジック演算の停止直前の状態からタイマ要素を直ちに再起動可能な制御ロジック演算用遅延タイマ装置を得る。【解決手段】 所定時間による遅延動作を行うタイマ要素と、オンオフ信号からなる入力信号Siを取り込む入力端子T1と、オンオフ信号からなる出力信号Soを出力する出力端子T2とを有し、入力信号のオンタイミングを所定時間だけ遅延した出力信号を出力する制御ロジック演算用遅延タイマ装置において、タイマ要素に対して初期状態を与える初期化手段と、タイマ要素を起動させるための初期化信号Nsを取り込む外部入力端子T3とを備え、初期化手段は、初期化信号が入力されたときに、入力信号がオンレベルであれば、出力信号を直ちにオンさせる。
請求項(抜粋):
所定時間による遅延動作を行うタイマ要素と、オンオフ信号からなる入力信号を取り込む入力端子と、オンオフ信号からなる出力信号を出力する出力端子とを有し、前記入力信号のオンタイミングを前記所定時間だけ遅延した前記出力信号を出力する制御ロジック演算用遅延タイマ装置において、前記タイマ要素に対して初期状態を与える初期化手段と、前記タイマ要素を起動させるための初期化信号を取り込む外部入力端子とを備え、前記初期化手段は、前記初期化信号が入力されたときに、前記入力信号がオンレベルであれば、前記出力信号を直ちにオンさせることを特徴とする制御ロジック演算用遅延タイマ装置。

前のページに戻る