特許

J-GLOBAL ID：200903089718642368

情報処理システム

発明者： 関 浩一 ,  和田 武史 ,  武藤 匡志 ,  窪田 康郎 ,  庄司 和良
出願人/特許権者： 株式会社日立製作所 ,  日立超エル・エス・アイ・エンジニアリング株式会社
代理人 (1件)： 徳若 光政
公報種別：公開公報
出願番号（国際出願番号）：特願平9-011820
公開番号（公開出願番号）：特開平9-231787
出願日： 1989年09月20日
公開日（公表日）： 1997年09月05日
要約：

【要約】【課題】 システムのスループットを低下させることなく、一括消去型EEPROMをシステムに実装したまま電気的消去を実質的に実現した情報処理システムを提供する。【解決手段】 電気的に消去可能にされた不揮発性記憶トランジスタがマトリックス配置されてなるメモリアレイを具備する電気的一括消去型EEPROMに、外部からの消去指示に従って消去動作を行った後に、消去動作を行った不揮発性記憶素子に対して少なくとも1回の読み出し動作を行い、その読み出し情報に基づいて消去動作の継続,停止の制御を行う消去制御回路を内蔵させ、かかるEEPROMをマイクロプロセッサを含む情報処理システムに実装し、その状態のままで上記マイクロプロセッサからの消去指示に従いマイクロプロセッサとは電気的に切り離された状態でEEPROM内部の上記消去制御回路により自動的に消去動作を行うようにする。

請求項（抜粋）：

情報処理システムは、アドレスバス、データバス、上記アドレスバスと上記データバスに接続され、上記アドレスバスへアドレス信号を供給するマイクロプロセッサ、及び、上記アドレスバスと上記データバスに接続された不揮発性記憶装置を備え、上記不揮発性記憶装置は、複数のワード線、それぞれコントロールゲート,フローティングゲート,及び一対の半導体領域を有し、上記複数のワード線のそれぞれに、そのコントロールゲートが接続され、情報をしきい値電圧の値として記憶し、そのコントロールゲートに所定の電圧を印加する消去動作により、第1の範囲から第2の範囲の方向へ、そのしきい値電圧が変化する複数の記憶用MOSFET、上記複数のワード線の中からワード線を指定するところのアドレス信号を、上記不揮発性記憶装置の外部から受けるアドレス端子、上記複数のワード線の中からワード線を指定するベリファイアドレスを、順次発生するアドレス発生回路、及び、上記アドレス発生回路によって発生されたベリファイアドレスにより指示されたワード線に接続されている記憶用MOSFETのしきい値電圧が、上記消去動作によって、上記第2の範囲内にある否かを検出するベリファイ動作を実行し、該ベリファイ動作において、記憶用MOSFETのしきい値電圧が上記第2の範囲内にないことが検出された場合、上記消去動作を実行し、該ベリファイ動作において、記憶用MOSFETのしきい値電圧が上記第2の範囲内にあることが検出された場合、上記アドレス発生回路から異なるベリファイアドレスを発生させる制御回路とを1つの半導体上に形成されてなることを特徴とする情報処理システム。

IPC (6件)：

G11C 16/06 ,  G06F 15/78 510 ,  H01L 27/115 ,  H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792

FI (4件)：

G11C 17/00 530 B ,  G06F 15/78 510 A ,  H01L 27/10 434 ,  H01L 29/78 371