特許
J-GLOBAL ID：200903089749633898
低電力駆動回路及び駆動方法
発明者：
出願人/特許権者：
代理人 (1件)：
萩原 誠
公報種別：公開公報
出願番号（国際出願番号）：特願平10-284878
公開番号（公開出願番号）：特開平11-305711
出願日： 1998年10月07日
公開日（公表日）： 1999年11月05日
要約：
【要約】【課題】 フレームが変わる時に発生する電力消耗を最小化できるとともに、出力が安定化するまでに要するセット時間を最小化できる低電力駆動回路及び駆動方法を提供すること。【解決手段】 予備走査信号に応答して、選択される行のゲート線(例えばG1)と選択されない少なくとも一つの補助行のゲート線(例えばG2)を同時に活性化した後、前記ゲート線G1が活性化している間に前記ゲート線G2をディスエーブルさせる。ゲート線G1とG2が同時に活性化している間は、ソース線へのデータ供給を遮断し、前記ゲート線G2がディスエーブルされた後に前記ソース線で電荷を供給する。
請求項（抜粋）：
各々のゲート線によって駆動される一連の行と、各々のソース線によってディスプレイに電荷を供給する一連の列に配列される液晶貯蔵部を有する液晶ディスプレイの駆動回路において、予備走査信号に応答して、現在選択されない少なくとも一つの補助行のゲート線と、選択される行のゲート線を同時に活性化した後、選択される行のゲート線が活性化している間に前記補助行のゲート線をディスエーブルさせるゲート信号を発生するゲート駆動部と、前記予備走査信号に応答して、前記補助行のゲート線と前記選択されるゲート線が同時に活性化している間は、前記ソース線へのデータ供給を遮断し、前記補助行のゲート線がディスエーブルされた後に前記ソース線で電荷を供給するソース信号を発生するソース駆動部とを具備することを特徴とする低電力駆動回路。
IPC (4件)：
G09G 3/18
, G02F 1/133 520
, G09G 3/20 611
, G09G 3/20 621
G09G 3/18
, G02F 1/133 520
, G09G 3/20 611 A
, G09G 3/20 621 G
