半導体記憶装置

発明者： , , , ,
出願人/特許権者：
代理人 (1件)：深見久郎 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-330165
公開番号（公開出願番号）：特開2002-133869
出願日： 2000年10月30日
公開日（公表日）： 2002年05月10日
要約：

【要約】【課題】外部から供給される外部電源電圧が低電圧化された場合でも、データ線のイコライズを正常に実行可能な半導体記憶装置の構成を提供する。【解決手段】イコライズ回路8は、データ線を所定のプリチャージ電圧に設定するためのNチャネルMOSトランジスタM3,M4,M5を有する。これらのNチャネルMOSトランジスタをオンさせるための制御信号DLEQのHレベル電圧Vddbは、プリチャージ電圧とトランジスタのしきい値電圧の和よりも高い範囲に設定される。Vddb発生回路50は、外部電源電圧ExVddを昇圧して、ワード線を活性化するための昇圧電圧Vddbよりも低い範囲に電圧Vddbを設定する。

請求項（抜粋）：

外部電源電圧を受けて動作する半導体装置であって、データレベルの一方が第1の電圧に相当する記憶データを伝達するための第1および第2のデータ線と、前記記憶データを保持するためのメモリセルとを備え、前記メモリセルは、前記データレベルを保持するための記憶ノードと、前記第1の電圧よりも高い第2の電圧に設定されるワード線の活性化に応答して、前記記憶ノードと前記第1および第2のデータ線の一方との間を電気的に結合するためのデータ伝達ゲートとを含み、活性化時において前記外部電源電圧よりも高く前記第2の電圧よりも低い第3の電圧に設定される制御信号に応答して、前記第1および第2のデータ線の各々を同一の所定電圧に設定するためのデータ線イコライズ回路をさらに備える、半導体記憶装置。

IPC (4件)：

G11C 11/409 , G11C 11/407 , H01L 27/108 , H01L 21/8242

FI (3件)：

G11C 11/34 353 F , G11C 11/34 354 F , H01L 27/10 681 F

Fターム (8件)：

5B024AA07 , 5B024BA07 , 5B024BA10 , 5B024BA27 , 5B024CA07 , 5F083GA09 , 5F083LA03 , 5F083LA09

前のページに戻る