半導体装置,その設計方法及び半導体集積回路装置

発明者： , , ,
出願人/特許権者：
代理人 (1件)：前田弘 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-319591
公開番号（公開出願番号）：特開平10-214971
出願日： 1997年11月20日
公開日（公表日）： 1998年08月11日
要約：

【要約】【課題】高周波信号用デバイスで使用されるMOSFETにおいて、特に最小雑音指数や最大発振周波数等の高周波特性を総合的に向上させる。【解決手段】シリコン基板上に形成された素子分離20で囲まれる活性領域21内には、多数のユニットセルがマトリクス状に配置されて、1つのMOSFETが構成されている。各ユニットセルは、正8角形のリング状ゲート電極1と、ゲート電極1の内外にそれぞれ形成されたドレイン領域2及びソース領域3と、ゲート電極1から引き出され素子分離20の上まで延びる2つのゲート引き出し配線4と、基板面を露出させた基板コンタクト部5と、これらの各部と配線とを電気的に接続するためのコンタクト6,7,8,9とが設けられている。各部材例えばリング状ゲート電極4や引き出しゲート配線4は、できるだけ良好な高周波特性が得られるように構成されている。

請求項（抜粋）：

半導体基板上の素子分離で囲まれる活性領域に形成され高周波信号用FETとして機能するユニットセルを有する半導体装置であって、上記ユニットセルは、上記活性領域の上に形成されたリング状ゲート電極と、上記活性領域のうち上記ゲート電極の内方となる領域に形成されたドレイン領域と、上記ドレイン領域の上に形成されたドレインコンタクトと、上記活性領域のうち上記ゲート電極の外方となる領域に形成されたソース領域と、上記ソース領域の上に形成されたソースコンタクトと、上記ゲート電極に接続され、上記ソース領域上から上記素子分離上まで延びるゲート引き出し配線と、上記ゲート引き出し配線の上に形成されたゲートコンタクトとを備え、上記ユニットセル内の各部材は、できるだけ良好な高周波特性を与えるように形成されていることを特徴とする半導体装置。

IPC (6件)：

H01L 29/78 , H01L 21/06 , H01L 21/8232 , H01L 21/8234 , H01L 27/088 , H01L 29/41

FI (4件)：

H01L 29/78 301 W , H01L 27/06 F , H01L 27/08 102 D , H01L 29/44 Z

引用特許：

審査官引用 (7件)

特開昭62-081054
特公昭49-036514
特開昭61-290767

全件表示

前のページに戻る