特許
J-GLOBAL ID：200903089804362360
位相比較型ビット同期確立回路
発明者：
,
出願人/特許権者：
代理人 (1件)：
松本 昂
公報種別：公開公報
出願番号（国際出願番号）：特願平7-059539
公開番号（公開出願番号）：特開平8-256137
出願日： 1995年03月17日
公開日（公表日）： 1996年10月01日
要約：
【要約】【目的】本発明は受信データの正パルス幅又は負パルス幅が変動し、何れかが狭くなったとしても、その狭幅パルスに位相同期することができ、また通常受信データにおいてもビット位相同期を行うことができる位相比較型ビット同期確立回路を提供することを目的とする。【構成】複数段の遅延手段41〜55で受信データD1を一定位相量ずつ遅延させ、データD1及び複数の遅延データD2〜Dnをクロック信号CKによりトリガしてフリップフロップ56に保持し、手段57で隣位相同士の保持データQ1〜Qnで論理の異なる変化点を2つ検出し、手段76で2つの変化点の位相差を求め、手段77で位相差が信号CKの1周期以下の場合にその位相差を出力し、この位相差を手段78で1/2とし、手段79で1/2位相差値と、最初の変化点の位相値とを加算し、この加算位相値に対応する位相の、データD1〜Dnを手段80で選択するように構成する。
請求項（抜粋）：
受信データをクロック信号で適正にトリガできるようにビット位相を合わせる位相比較型ビット同期確立回路において、前記受信データを一定位相量ずつ遅延させる複数段の遅延手段と、該受信データ及び該複数段の遅延手段により遅延された複数の遅延データを該クロック信号によりトリガして保持するフリップフロップと、該フリップフロップの隣位相同士の保持データで論理の異なる変化点を2つ検出する変化点検出手段と、該変化点検出手段で検出された2つの変化点の位相差を求める差分算出手段と、該位相差が該クロック信号の1周期以下である場合に該位相差を出力する差分値判定手段と、該差分値判定手段から出力される位相差を1/2とする除算手段と、該位相差の1/2の値と、その位相差が求められた前記2つの変化点の内の最初の変化点の位相値とを加算する加算手段と、該加算手段で得られる加算位相値に対応する位相の、前記受信データ及び前記複数の遅延データを選択する選択手段とを具備したことを特徴とする位相比較型ビット同期確立回路。
IPC (4件)：
H04L 7/02
, H04J 3/06
, H04L 7/00
, H04Q 11/06
H04L 7/02 Z
, H04J 3/06 Z
, H04L 7/00 B
, H04Q 11/04 D
