半導体装置の製造方法

発明者：
出願人/特許権者：
代理人 (1件)：野河信太郎
公報種別：公開公報
出願番号（国際出願番号）：特願平8-061179
公開番号（公開出願番号）：特開平9-260599
出願日： 1996年03月18日
公開日（公表日）： 1997年10月03日
要約：

【要約】【解決手段】半導体基板上に所望の膜厚のレジスト膜をパターン形成し、該レジスト膜以外の領域に該レジスト膜の膜厚と同じ厚さの酸化膜を選択的に堆積させ、再度前記レジスト膜上に前記レジスト膜とサイズの異なるレジスト膜を形成し、該レジスト膜以外の領域に該レジスト膜の膜厚と同じ厚さの酸化膜を選択的に堆積させる工程を繰り返し、次いでレジスト膜を剥離し、酸化膜上に電極材料を堆積させることによって下部電極を形成することからなる半導体装置の製造方法。【効果】エッチングを行わずに所望の電極形状にすることが可能なことから、電極表面積の大きなキャパシタが形成でき、メモリーセルの縮小化に対しても、十分なキャパシタ容量を確保できる。

請求項（抜粋）：

半導体基板上に所望の膜厚のレジスト膜をパターン形成し、該レジスト膜以外の領域に該レジスト膜の膜厚と同じ厚さの酸化膜を選択的に堆積させ、再度前記レジスト膜上に前記レジスト膜とサイズの異なるレジスト膜をパターン形成し、該レジスト膜以外の領域に該レジスト膜の膜厚と同じ厚さの酸化膜を選択的に堆積させる工程を繰り返し、次いで積層されたレジスト膜を剥離し半導体基板を露出させ、前記半導体基板の露出面、該半導体基板の垂直方向に積層された酸化膜の凹凸を有する内壁及び最上層に積層された酸化膜の上面に電極材料を堆積させることによって下部電極を形成することからなる半導体装置の製造方法。

IPC (4件)：

H01L 27/108 , H01L 21/8242 , H01L 27/04 , H01L 21/822

FI (2件)：

H01L 27/10 621 C , H01L 27/04 C

前のページに戻る