特許

J-GLOBAL ID：200903089875972177

画像処理装置

発明者： 与田 純也
出願人/特許権者： 京セラミタ株式会社
公報種別：公開公報
出願番号（国際出願番号）：特願2003-371327
公開番号（公開出願番号）：特開2005-136747
出願日： 2003年10月30日
公開日（公表日）： 2005年05月26日
要約：

【課題】 メインCPUと、メインCPUからの指示に従って表示部の表示を制御する表示制御用CPUを備える画像処理装置においては、メインCPUに異常が発生した場合、メインCPUに従属する表示制御用CPUはメインCPUをリセットしてメインCPUの異常を解消させることができない。【解決手段】 メインCPUとの通信に異常が発生したことにより、メインCPUに異常が発生したことを検知すると、表示制御用CPUは、記憶手段から異常時の報知内容を取得して報知する。この報知方法は、表示制御用CPUが表示を制御する表示部や、スピーカ、警告灯などを用いて行う。ユーザは、この報知によりメインCPUに異常が発生していることに気付き、メインCPUはリセットされて、異常状態から回復する。【選択図】 図1

請求項（抜粋）：

表示画面の表示を制御する表示制御用CPUと、上記表示制御用CPUとの通信で上記表示画面の表示内容を上記表示制御用CPUに指示するメインCPUを備える画像処理装置において、 上記メインCPUの異常時の報知内容を記憶する記憶手段を備え、 上記表示制御用CPUは、メインCPUとの通信に異常があることを検知すると、上記異常時の報知内容を報知することを特徴とする画像処理装置。

IPC (3件)：

H04N1/00 ,  B41J29/46 ,  G06F3/12

FI (3件)：

H04N1/00 106B ,  B41J29/46 Z ,  G06F3/12 K

Fターム (18件)：

2C061AP03 ,  2C061AP04 ,  2C061AP07 ,  2C061HV03 ,  2C061HV32 ,  5B021AA01 ,  5B021BB01 ,  5B021NN16 ,  5C062AA02 ,  5C062AA05 ,  5C062AB20 ,  5C062AB23 ,  5C062AB41 ,  5C062AB53 ,  5C062AC05 ,  5C062AC48 ,  5C062AC58 ,  5C062AF15

引用特許：

出願人引用 (1件)

• 画像形成装置の管理システム
  公報種別：公開公報   出願番号：特願平7-022428   出願人：三田工業株式会社

審査官引用 (2件)

• 特開昭62-140146
  
• CPUの暴走監視装置
  公報種別：公開公報   出願番号：特願平3-346924   出願人：シャープ株式会社