特許
J-GLOBAL ID：200903089891718566
半導体装置およびその製造方法
発明者：
,
,
,
,
出願人/特許権者：
代理人 (1件)：
佐藤 一雄 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-315304
公開番号（公開出願番号）：特開平9-162278
出願日： 1995年12月04日
公開日（公表日）： 1997年06月20日
要約：
【要約】【課題】 結晶欠陥の発生を防止することが可能な、トレンチ型素子分離構造の半導体装置を提供する。【解決手段】 シリコン基板101 に形成された溝102a,102b,102c, ・・とこの溝102a,102b,102c, ・・に埋め込まれた絶縁材料103a,103b,103c, ・・とを有するトレンチ型の素子分離領域104a,104b,104c, ・・を備えた半導体装置において、シリコン基板101 の、一部または全部の素子分離領域の下方に形成された高歪領域105 を備える。【効果】 p型シリコン基板101 の熱膨張率よりも埋込材料103a,103b,103c,・・・の熱膨張率の方が大きいためにp型シリコン基板101 に過大な応力が加わったとしても、この応力差によって生じた転位は高歪領域105 に誘導されるので素子形成領域に拡散することがなく,したがって素子形成領域には結晶欠陥が発生しにくい。
請求項（抜粋）：
半導体基板に形成された溝とこの溝に埋め込まれた絶縁材料とを有するトレンチ型の素子分離領域を備えた半導体装置において、前記素子分離領域のトレンチ部分の下方に形成された高歪領域を備えることを特徴とする半導体装置。
IPC (3件)：
H01L 21/76
, H01L 21/3065
, H01L 21/322
H01L 21/76 L
, H01L 21/322 J
, H01L 21/302 J
