特許
J-GLOBAL ID：200903089932639153
信号処理用プロセツサ
発明者：
出願人/特許権者：
代理人 (1件)：
山口 邦夫 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平3-233005
公開番号（公開出願番号）：特開平5-073516
出願日： 1991年09月12日
公開日（公表日）： 1993年03月26日
要約：
【要約】【目的】プログラム制御回路の冗長性を排除しながらプログラマブルな処理を可能にする。【構成】同時にアクセス可能なポートを複数持つか、あるいはそれを疑似的に実現できるメモリで構成されたマルチポートメモリ20と、これに設けられた複数のポートに接続される複数のサブプロセッサ30(40)からなる。サブプロセッサ30は、一定走査期間の間シフトを続けてその間の入力データを蓄積できる入力シフトレジスタ31と、その入力シフトレジスタ31からその一定走査期間毎に並列にデータを受け取るメモリ32,34と、随時必要に応じてそのメモリに記憶されたデータを読み出しては演算し、再びメモリに書き込むSIMD制御されたプロセッサアレイ部33と、一定走査期間毎に並列にデータを上記メモリ32,34から受け取る出力シフトレジスタ35とで構成されている。
請求項（抜粋）：
同時にアクセス可能なポートを複数持つか、あるいはそれを疑似的に実現できるメモリで構成されたマルチポートメモリと、このマルチポートメモリに設けられた複数のポートに接続される複数のサブプロセッサからなり、サブプロセッサは、少なくとも一定走査期間の間シフトを続けてその間の入力データを蓄積できる入力シフトレジスタと、その入力シフトレジスタからその一定走査期間毎に並列にデータを受け取るメモリと、随時必要に応じてそのメモリに記憶されたデータを読み出しては演算し、再びメモリに書き込むSIMD制御されたプロセッサアレイ部と、一定走査期間毎に並列にデータを上記メモリから受け取る出力シフトレジスタとで構成されたプログラマブルなプロセッサが使用されたことを特徴とする信号処理用プロセッサ。
IPC (3件)：
G06F 15/16 390
, G06F 15/66
, G06F 15/80
