特許
J-GLOBAL ID：200903089936422515
液晶表示回路
発明者：
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願平4-358423
公開番号（公開出願番号）：特開平6-194681
出願日： 1992年12月24日
公開日（公表日）： 1994年07月15日
要約：
【要約】【目的】 画素毎の画像読出用と液晶表示用のスイッチング素子を共用でき、製造上の歩留りの良好な一体構造の液晶表示装置を提供することを目的とする。【構成】 複数本の信号ライン2とゲートライン3がマトリックス状に配設され、ゲートライン3と平行に共通電極4が配設されている。各信号ライン2と共通電極4との間に、NチャネルMOS TFT5と液晶容量6が直列に接続され、液晶容量6と並列に光電変換素子7及び補助容量8が接続される。各NチャネルMOS TFT5は、そのゲートがゲートライン3に接続され、ゲートライン3は走査側駆動回路9に接続される。液晶容量6及び補助容量8はそのNチャネルMOS TFT5と反対側の端子が共通電極4に接続され、光電変換素子7はそのNチャネルMOS TFT5と反対側の端子が次段のゲートライン3に接続される。
請求項（抜粋）：
信号ラインと液晶の共通電極との間にスイッチング素子と液晶容量が直列に接続されるように構成された液晶表示装置において、前記スイッチング素子に対して前記液晶容量と並列に光電変換素子を接続するとともに、該光電変換素子の前記スイッチング素子側と反対側の端子を次段の走査線に接続して一体に構成したことを特徴とする液晶表示装置。
引用特許：
前のページに戻る
