特許
J-GLOBAL ID：200903089941396425
情報処理装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
中島 司朗
公報種別：公開公報
出願番号（国際出願番号）：特願平6-134337
公開番号（公開出願番号）：特開平8-006920
出願日： 1994年06月16日
公開日（公表日）： 1996年01月12日
要約：
【要約】【目的】 インサーキットエミュレータなどの外部デバッグ装置に接続することで、僅かなハードウェアの付加だけで、内蔵ROMや内蔵RAMや内蔵周辺回路などのオンチップ資源へのバスアクセスに対してもデバッグ可能な情報処理装置を提供する。【構成】 デコーダ部1やPC計算部2やデータパス部3からなるプロセッサは、命令を実行する。外部バスインターフェイス部7は、プロセッサと内蔵ROM4や内蔵RAM5や内蔵周辺回路6からなるオンチップ資源とを接続する内部バスを外部メモリ11に接続する。外部デバッグ装置インターフェイス部10は、内部バスをインサーキットエミュレータ12に接続する。デバッグモード制御部9は、デバッグ状態であることを管理し、デバッグ状態のときに、外部デバッグ装置インターフェイス部10を動作させることにより、オンチップ資源の代わりにインサーキットエミュレータ12に対してバスアクセスさせる。
請求項（抜粋）：
命令を実行するプロセッサと、命令やデータを格納するメモリや内蔵周辺回路などのオンチップ資源と、前記プロセッサと前記オンチップ資源とを接続する内部バスを外部メモリに接続する外部バスインターフェイス部と、前記内部バスを外部デバッグ装置に接続する外部デバッグ装置インターフェイス部と、デバッグ状態であることを管理し、デバッグ状態のときに、前記外部デバッグ装置インターフェイス部を動作させることにより、前記オンチップ資源の代わりに前記外部デバッグ装置に対してバスアクセスさせるデバッグモード制御部と、をチップ内に備えたことを特徴とする情報処理装置。
IPC (2件)：
G06F 15/78 510
, G06F 15/78
