特許
J-GLOBAL ID:200903089983311101

半導体装置の製造方法及び層生成制御方法

発明者:
出願人/特許権者:
代理人 (1件): 三好 祥二
公報種別:公開公報
出願番号(国際出願番号):特願2006-230441
公開番号(公開出願番号):特開2008-053605
出願日: 2006年08月28日
公開日(公表日): 2008年03月06日
要約:
【課題】 半導体製造装置に於ける不純物の原子層成長及び原子層ドーピングに関して、原子レベルでの制御性を向上し、又高濃度ドーピングを可能とするものである。 【解決手段】 Si1-xGex(x=0〜1)表面を有する基板を処理室に搬入する工程と、少なくとも前記Si1-xGex(x=0〜1)表面に不純物がドーピングされたエピタキシャル膜を成長させる工程とを有し、該エピタキシャル膜を成長させる工程は、不純物の成長とエピタキシャル膜の成長工程とを交互に所要数繰返す工程を含み、前記ドーピングは、少なくとも所要の不純物を含むドーピングガスとキャリアガスとを前記処理室に供給する工程であり、前記成長工程は少なくとも、シリコンを含むガスを前記処理室に供給する工程である。 【選択図】 図1
請求項(抜粋):
Si1-xGex(x=0〜1)表面を有する基板を処理室に搬入する工程と、少なくとも前記Si1-xGex(x=0〜1)表面に不純物がドーピングされたエピタキシャル膜を成長させる工程とを有し、該エピタキシャル膜を成長させる工程は、不純物の成長とエピタキシャル膜の成長工程とを交互に所要数繰返す工程を含み、前記ドーピングは、少なくとも所要の不純物を含むドーピングガスとキャリアガスとを前記処理室に供給する工程であり、前記成長工程は少なくとも、シリコンを含むガスを前記処理室に供給する工程であることを特徴とする半導体装置の製造方法。
IPC (4件):
H01L 21/205 ,  C23C 16/42 ,  C30B 29/06 ,  C30B 25/20
FI (5件):
H01L21/205 ,  C23C16/42 ,  C30B29/06 504E ,  C30B29/06 504F ,  C30B25/20
Fターム (38件):
4G077AA03 ,  4G077BA04 ,  4G077DB01 ,  4G077EB01 ,  4G077ED06 ,  4G077EF04 ,  4G077HA12 ,  4G077TA04 ,  4G077TB01 ,  4G077TC02 ,  4G077TC14 ,  4G077TK02 ,  4G077TK08 ,  4K030AA01 ,  4K030AA06 ,  4K030AA17 ,  4K030BA09 ,  4K030BA29 ,  4K030BA48 ,  4K030BB02 ,  4K030CA04 ,  4K030CA12 ,  4K030DA03 ,  4K030FA10 ,  4K030GA13 ,  4K030HA04 ,  4K030KA05 ,  4K030LA12 ,  5F045AA03 ,  5F045AB01 ,  5F045AB02 ,  5F045AB05 ,  5F045AC01 ,  5F045AC19 ,  5F045AD08 ,  5F045AD09 ,  5F045DP19 ,  5F045DQ05

前のページに戻る