特許
J-GLOBAL ID：200903089996365413
薄膜トランジスタマトリックス
発明者：
,
出願人/特許権者：
代理人 (1件)：
井桁 貞一
公報種別：公開公報
出願番号（国際出願番号）：特願平4-250265
公開番号（公開出願番号）：特開平6-102533
出願日： 1992年09月18日
公開日（公表日）： 1994年04月15日
要約：
【要約】【目的】 薄膜トランジスタ(TFT) マトリックスに関し,TFT のソースに接続される画素電極に割当られる面積を大きくすることを目的とする。【構成】 各々のゲートバスラインに, その延伸方向に沿って複数の開口を設け, この開口とゲートバスラインの辺との間の導電層をゲート電極として利用し,この上にゲート絶縁膜を介して能動層を形成し, さらにソース・ドレイン電極を配置する。
請求項（抜粋）：
絶縁性基板の一表面に行方向に延伸するように形成された互いに平行な複数のゲートバスラインと,前記行方向に平行な一辺に沿って各々の該ゲートバスラインに一定間隔で形成された複数の開口と,該ゲートバスラインを覆うように形成されたゲート絶縁膜と,前記行方向に平行な一辺と各々の該開口との間における該ゲートバスラインの部分上に該ゲート絶縁膜を介して形成された複数の島状の半導体層と,前記行方向に沿って該半導体層を横切るように画定されたチャネル領域を間にして互いに対向し且つ該半導体層にそれぞれ接触するように形成された複数対のソース電極およびドレイン電極と,該ゲート絶縁膜上に列方向に延伸するように形成され且つ同一の列上に配列している複数の該ドレイン電極にそれぞれが接続された複数のドレインバスラインと,各々の該ソース電極に接続するようにして該ゲート絶縁膜上に形成された複数の画素電極とから成ることを特徴とする薄膜トランジスタマトリックス。
IPC (2件)：
G02F 1/136 500
, H01L 29/784
