特許

J-GLOBAL ID：200903090011931493

半導体装置の製造方法

発明者： 安本 明弘
出願人/特許権者： 株式会社東芝
代理人 (1件)： 則近 憲佑
公報種別：公開公報
出願番号（国際出願番号）：特願平7-118094
公開番号（公開出願番号）：特開平8-316312
出願日： 1995年05月17日
公開日（公表日）： 1996年11月29日
要約：

【要約】【目的】コンタクトホ-ルとバイアホ-ルを同時にエッチングにより開孔し、同時に金属材料を埋め込むことにより、製造期間の短期化による製造コストの削減を目的とする。【構成】半導体基板1 中に不純物層3 を形成し、トランジスタを形成する。次に半導体基板1 上に、第1の絶縁層11を形成し、第1の絶縁層11上に、選択的に配線層13を形成する。配線層13上に第2の絶縁層17を形成し、第2 の絶縁層17、第1 の絶縁層11を連続してエッチングして凹部19、21を形成する。次に凹部19、21に選択的に金属材料23、25を埋め込むことを特徴とする。

請求項（抜粋）：

半導体基板中に不純物層を形成する工程と、この半導体基板上に、第1の絶縁層を形成する工程と、この第1の絶縁層上に、選択的に配線層を形成する工程と、この配線層上に第2の絶縁層を形成する工程と、この第2 の絶縁層、前記第1 の絶縁層を連続してエッチングし、前記不純物層表面に凹部を形成する工程と、この凹部に選択的に導電材料を埋め込む工程とを有することを特徴とする半導体装置の製造方法。

IPC (2件)：

H01L 21/768 ,  H01L 21/3205

FI (3件)：

H01L 21/90 D ,  H01L 21/88 B ,  H01L 21/90 B