特許

J-GLOBAL ID：200903090012621048

メモリ制御装置

発明者： 海野 雄策
出願人/特許権者： 沖電気工業株式会社
代理人 (1件)： 佐藤 幸男
公報種別：公開公報
出願番号（国際出願番号）：特願平5-029937
公開番号（公開出願番号）：特開平6-222985
出願日： 1993年01月26日
公開日（公表日）： 1994年08月12日
要約：

【要約】【構成】 テーブル部19は、ホストからの指示アドレスとメモリ部16における各メモリブロックの論理アドレスとの関係を示すと共に、各メモリブロックにデータが書き込まれているか否かを識別するためのバリットビット部192を備えている。アクセス制御手段14aは、ホストからメモリ部16に対してアクセス要求があった場合、テーブル部19を参照して、ホストからの指示アドレスをメモリ部の論理アドレスに変換し、ホストからメモリ部16へのアクセス制御を行う。【効果】 ホストからメモリ部へのアクセスを短時間で行うことができる。

請求項（抜粋）：

複数のメモリブロックからなるフラッシュメモリで構成されたメモリ部と、前記メモリ部に対してアクセス要求を行うホストからの指示アドレスと、前記各メモリブロックの論理アドレスとの関係を示すと共に、当該メモリブロックにデータが書込まれているか否かを識別するバリットビット部を備えたテーブル部と、前記ホストから前記メモリ部に対してアクセス要求があった場合、前記テーブル部を参照し、前記ホストからの指示アドレスを、前記メモリ部の論理アドレスに変換して当該メモリ部へのアクセス制御を行うアクセス制御手段とを備えたことを特徴とするメモリ制御装置。