特許
J-GLOBAL ID:200903090014494027

標準セルと半導体集積回路のレイアウト設計装置

発明者:
出願人/特許権者:
代理人 (1件): 小鍜治 明 (外2名)
公報種別:公開公報
出願番号(国際出願番号):特願平6-281957
公開番号(公開出願番号):特開平8-147341
出願日: 1994年11月16日
公開日(公表日): 1996年06月07日
要約:
【要約】【目的】 標準セル、半導体集積回路のレイアウト設計装置で電源の金属配線、接地の金属配線を配線可能で、さらに標準セルが消費する電流量に応じて電源の金属配線、接地の金属配線の幅を自動的に最適なものにする標準セル、半導体集積回路を提供する。【構成】 半導体集積回路のレイアウト設計装置は、複数の標準セルを配置する標準セル配置手段200aと、前記標準セル内の電源、接地の電気的接続が接続されるように配線する第1の配線手段200bと、前記標準セル間の電源、接地の電気的接続が接続されるように配線する第2の配線手段200cとを備えたものである。
請求項(抜粋):
標準セル方式の標準セルにおいて、標準セル内部間の電源、接地の電気的接続情報を標準セル内に備えた標準セル。
IPC (2件):
G06F 17/50 ,  H01L 21/82
FI (5件):
G06F 15/60 658 A ,  G06F 15/60 658 K ,  H01L 21/82 B ,  H01L 21/82 C ,  H01L 21/82 L

前のページに戻る