特許

J-GLOBAL ID：200903090033548138

パワーデバイスおよびそれを形成するための方法

発明者： サットウィンダー マルヒ
出願人/特許権者： テキサス インスツルメンツ インコーポレイテツド
代理人 (1件)： 浅村 皓 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-146930
公開番号（公開出願番号）：特開平7-142731
出願日： 1994年05月25日
公開日（公表日）： 1995年06月02日
要約：

【要約】【目的】 パワーデバイスの入力容量を小さくすること。【構成】 高電圧JFET(16、5、12)に接続された低電圧MOSFET(14、2、18)を含むパワーカスコードが開示されている。この構造およびデバイスは、パワーMOSFETと比較して優れた入力容量および相当する導通時の抵抗を提供するものである。

請求項（抜粋）：

第1導電形を有する半導体基板と、前記基板の表面に形成された、前記第1導電形と反対の第2の導電形を有する第1ドープ領域と、前記第1ドープ領域内に形成され、前記第1ドープ領域のドーパント濃度よりも高いドーパント濃度を有する前記第2の導電形の第2ドープ領域と、前記第2ドープ領域に隣接し、これを囲むよう形成された前記第1導電形を有する第3ドープ領域と、前記第1ドープ領域内に形成され、この第1ドープ領域を越えて延び、チャンネル領域により前記第3ドープ領域から分離された前記第1導電形を有する第4ドープ領域と、前記チャンネル領域から絶縁された状態でこのチャンネル領域上に形成されたゲートと、絶縁基板内に形成され、前記第4ドープ領域に接触し、前記第1ドープ領域から分離された、前記第2導電形を有する第5ドープ領域と、前記第2ドープ領域および前記第5ドープ領域に導通状態で接触するソースターミナルと、前記基板に導通状態で接続され、前記第1導電形を有し、前記第1および第5ドープ領域から分離されたドレインコンタクト部を備えた集積パワーデバイス。

IPC (4件)：

H01L 29/78 ,  H01L 21/337 ,  H01L 29/808 ,  H01L 27/095

FI (5件)：

H01L 29/78 301 J ,  H01L 29/78 321 J ,  H01L 29/78 321 C ,  H01L 29/80 C ,  H01L 29/80 E