特許
J-GLOBAL ID：200903090033726168
ヘテロ接合電界効果トランジスタ
発明者：
,
出願人/特許権者：
代理人 (1件)：
高田 守
公報種別：公開公報
出願番号（国際出願番号）：特願平4-022243
公開番号（公開出願番号）：特開平5-218099
出願日： 1992年02月07日
公開日（公表日）： 1993年08月27日
要約：
【要約】【目的】 ソース・ドレイン間の電気抵抗の低いヘテロ接合電界効果トランジスタを得る。【構成】 基板1上にInAlAsバッファ層2、InGaAsチャネル層3、n-InAlAsキャリア供給層4、InAlAsショットキーコンタクト層5、n-InGaAsオーミックコンタクト層6を順に積層して得た半導体積層構造のオーミック性電極形成部位に、前記n-InGaAsオーミックコンタクト層6およびInAlAsショットキーコンタクト層5を貫通し、n-InAlAsキャリア供給層4もしくはInGaAsチャネル層3に達する溝または穴11を形成し、この溝または穴11内にオーミック性電極が形成される。
請求項（抜粋）：
InP半導体基板上にInAlAsバッファ層、InGaAsチャネル層、n-InAlAsキャリア供給層、InAlAsショットキーコンタクト層、n-InGaAsオーミックコンタクト層を順次積層して得た半導体積層構造のオーミック性電極形成部位に、前記n-InGaAsオーミックコンタクト層およびInAlAsショットキーコンタクト層を貫通し、n-InAlAsキャリア供給層もしくはInGaAsチャネル層に達する連続する1つ以上の溝または穴を形成し、該溝または穴の内面から上面にかけてオーミック性電極が形成されていることを特徴とするヘテロ接合電界効果トランジスタ。
IPC (2件)：
H01L 21/338
, H01L 29/812
