特許

J-GLOBAL ID：200903090076886720

半導体記憶装置

発明者： 築出 正樹
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 青山 葆 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-014470
公開番号（公開出願番号）：特開2001-210075
出願日： 2000年01月24日
公開日（公表日）： 2001年08月03日
要約：

【要約】【課題】 内部クロック信号におけるジッターを防止してスキューを軽減することができる半導体記憶装置を提供する。【解決手段】 メインバッファアンプ2は内部クロック発生器1の直後の後段に設けられ、内部クロック信号を緩衝増幅して出力し、当該内部クロック信号は信号配線3により各制御信号発生回路4a,5a,6aに伝送される。アンドゲート付きローカルバッファアンプ11-1乃至11-3は、各制御信号発生回路4a,5a,6a内に設けられ、伝送された内部クロック信号と各活性信号との論理積演算を行いかつ緩衝増幅して出力する。各相補変換器12-1乃至12-Nは各制御信号発生回路4a,5a,6a内に設けられ、アンドゲート付きローカルバッファアンプ11-1乃至11-3から出力される各信号をその相補信号に変換して各制御信号発生回路4a,5a,6a内の各制御信号発生器13に出力する。

請求項（抜粋）：

外部クロック信号を内部クロック信号に変換して出力する内部クロック発生手段と、上記内部クロック信号と、互いに異なるタイミングで活性化する活性信号とに基づいてメモリセルアレイの各制御信号を発生する複数の制御信号発生手段とを備えた半導体記憶装置において、上記内部クロック発生手段の後段に設けられ、上記内部クロック信号を緩衝増幅して出力するメイン緩衝増幅手段と、上記メイン緩衝増幅手段から出力される内部クロック信号を上記各制御信号発生手段の回路内まで伝送する信号配線手段と、上記各制御信号発生手段の回路内に設けられ、上記信号配線手段によって伝送された内部クロック信号と、上記各活性信号との論理積演算を行いかつ緩衝増幅して出力する複数のローカル緩衝増幅手段と、上記各制御信号発生手段の回路内に設けられ、上記複数のローカル緩衝増幅手段から出力される各信号をその相補信号に変換して上記各制御信号発生手段に出力する複数の相補変換手段とを備えたことを特徴とする半導体記憶装置。

IPC (4件)：

G11C 11/407 ,  G06F 1/10 ,  G11C 11/413 ,  H03L 7/00

FI (5件)：

H03L 7/00 B ,  G11C 11/34 362 S ,  G06F 1/04 330 Z ,  G11C 11/34 J ,  G11C 11/34 354 C

Fターム (19件)：

5B015JJ15 ,  5B015JJ16 ,  5B015KB84 ,  5B015NN03 ,  5B024AA03 ,  5B024BA21 ,  5B024CA07 ,  5B024CA15 ,  5B079BA20 ,  5B079BB04 ,  5B079BC03 ,  5B079CC14 ,  5B079DD05 ,  5B079DD20 ,  5J106AA03 ,  5J106DD26 ,  5J106DD43 ,  5J106KK05 ,  5J106KK25

引用特許：

審査官引用 (4件)

• 特開昭63-069262
  
• 特開平2-017516
  
• 内部クロック信号生成回路
  公報種別：公開公報   出願番号：特願平9-347767   出願人：三菱電機株式会社
• 特開平2-054950