特許
J-GLOBAL ID：200903090091483488
半導体装置の製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
岩佐 義幸
公報種別：公開公報
出願番号（国際出願番号）：特願平3-238483
公開番号（公開出願番号）：特開平5-082771
出願日： 1991年09月19日
公開日（公表日）： 1993年04月02日
要約：
【要約】【目的】 素子間分離が容易で、ヘテロ接合型トランジスタの真性のバイポーラ動作を妨げることなく電極下部の寄生容量を小さくすることが可能となる半導体装置の製造方法を提供する。【構成】 NPN型ヘテロ接合バイポーラトランジスタの場合、半絶縁性基板1に、サブコレクタ領域2を選択的に形成し、コレクタ層3をエピタキシャル成長し、サブコレクタ領域2およびコレクタ層3に絶縁領域4を形成し、ベース層5およびベース層より電子親和力と禁制帯幅の和の大きいエミッタ層6を設け、絶縁領域上部のベース層にベース電極8を形成する工程より構成される。
請求項（抜粋）：
半絶縁性基板に、イオン注入等によりn型(またはp型)サブコレクタ領域を選択的に形成し、n型(またはp型)コレクタ層をエピタキシャル成長し、前記サブコレクタ領域およびコレクタ層に絶縁領域を形成し、p型(またはn型)ベース層を順次設け、このp型ベース層より電子親和力と禁制帯幅の和の大きいn型(またはn型ベース層よりも電子親和力の小さいp型)のエミッタ層を設け、このエミッタ層の一部をエッチング除去し、イオン注入等により素子間に位置する前記コレクタ層およびベース層を絶縁化し、前記絶縁領域上部の前記ベース層にベース電極を形成することを特徴とするヘテロ接合型バイポーラトランジスタの製造方法。
IPC (3件)：
H01L 29/205
, H01L 21/331
, H01L 29/73
