特許

J-GLOBAL ID：200903090107406110

半導体集積回路

発明者： 河野 正樹 ,  中山 道明
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 玉村 静世
公報種別：公開公報
出願番号（国際出願番号）：特願平9-263060
公開番号（公開出願番号）：特開平11-102910
出願日： 1997年09月29日
公開日（公表日）： 1999年04月13日
要約：

【要約】【課題】 半導体集積回路の信号配線の自由度が電源配線によって妨げられることを防止する。【解決手段】 半導体集積回路(1)は、支持基板(2)と、支持基板の上に形成され複数の第1配線が形成された第1配線層(3)と、第1配線層の上に形成された回路素子形成層(4)と、回路素子形成層の上に形成され前記回路素子に接続される複数の第2配線及び第3配線を有する第2配線層(5)とを有し、前記第1配線を電源配線(31,32)とし、前記第2配線を信号配線(53a、53b、53c)とし、前記第3配線を回路素子に接続する電源配線(52a,52b)とする。電源幹線を第1配線層の第1配線で構成でき、第2配線層には電源幹線を設けなくてもよく、第3配線は比較的短くできる。

請求項（抜粋）：

支持基板と、前記支持基板の上に形成され複数の第1配線が形成された第1配線層と、前記第1配線層の上に形成された回路素子形成層と、前記回路素子形成層の上に形成され前記回路素子に接続される複数の第2配線及び第3配線を有する第2配線層とを有し、前記回路素子形成層は同形成層を貫通して前記第1配線を第3配線に接続する結合部を有し、前記支持基板は前記第1配線に接続して当該支持基板から外部に露出する第1外部接続電極を有し、前記第2配線層は一部の第2配線を同配線層から外部に露出させる第2外部接続電極を有して成るものであることを特徴とする半導体集積回路。

IPC (3件)：

H01L 21/3205 ,  H01L 27/04 ,  H01L 21/822

FI (2件)：

H01L 21/88 J ,  H01L 27/04 D