集積回路設計の機能検証

発明者： ,
出願人/特許権者：
代理人 (1件)：山田行一 (外1名)
公報種別：公表公報
出願番号（国際出願番号）：特願2000-555178
公開番号（公開出願番号）：特表2002-518746
出願日： 1999年05月13日
公開日（公表日）： 2002年06月25日
要約：

【要約】サイクル・ベース集積回路(IC)設計の機能を検証するのに適した機能検証システムを提供する。IC設計を、順次素子を接続する複数の組合せブロックに分割する(110)。分割されたブロックに対応する真理表を計算し(120)、メモリに格納する(130)。ブロックを評価することによって、IC設計の出力値を決定する(140)。真理表は事前に計算されて、記憶装置に格納されているので、評価は一般的に1回のメモリ・アクセスを必要とする(140)。したがって、出力値は迅速に計算される。記憶装置はランダム・アクセス・メモリを使用して実現し、評価中に入力および出力の従属性が維持されることを確実にするように交差結線(XCON)を設計する(150)。

請求項（抜粋）：

集積回路を表わす目標設計の機能性を検証する方法であって、前記目標設計は複数の一次入力を受け取り、かつ複数の一次出力を生成し、前記方法は、(a)前記目標設計を複数の組合せブロックおよび複数の順次素子に分割するステップと、(b)真理表は、対応する組合せブロックの入力値の各組合せに対応する出力値を識別するものであり、前記複数の組合せブロックの各々に対する真理表を計算するステップと、(c)前記真理表を記憶装置に格納するステップと、(d)複数の一次入力値の各々が前記複数の一次入力値の1つに対応しており、前記複数の一次入力値を受け取るステップと、(e)前記目標設計に従って、前記複数の組合せブロックの幾つかの出力値が複数の組合せブロックの別の幾つかの入力値として使用されており、前記複数の組合せブロックの出力値を評価することによって前記複数の一次出力に対応する一次出力値を特定するステップとを備え、特定された出力値を使用して前記目標設計の機能性が検証され、機能性を迅速に検証することができるように、ステップ(c)で格納された対応する真理表の出力値にアクセスすることによって、前記複数の組合せブロックの各々の出力が特定される方法。

IPC (3件)：

G06F 17/50 664 , G06F 17/50 , G01R 31/28

FI (4件)：

G06F 17/50 664 P , G06F 17/50 664 J , G06F 17/50 664 K , G01R 31/28 F

Fターム (10件)：

2G132AA00 , 2G132AB01 , 2G132AC09 , 2G132AL09 , 5B046AA08 , 5B046BA02 , 5B046CA06 , 5B046DA05 , 5B046GA01 , 5B046JA03

前のページに戻る