特許
J-GLOBAL ID:200903090114956060

半導体装置製造方法

発明者:
出願人/特許権者:
代理人 (1件): 服部 毅巖
公報種別:公開公報
出願番号(国際出願番号):特願2002-054303
公開番号(公開出願番号):特開2003-257941
出願日: 2002年02月28日
公開日(公表日): 2003年09月12日
要約:
【要約】【課題】 バリア絶縁膜をエッチングする際にフッ素化合物(CFX)が生成され、それが原因でサイドエッチが形成されることを防止する。【解決手段】 図3(G)に示すように、配線溝形状を有する開口54bを層間絶縁膜54に形成した後、図3(H)に示すように、バリア絶縁膜53をエッチングすると、フッ素化合物53bが生成される。図3(I)に示すその後の工程において、水素原子を含むガスによってプラズマエッチングを行うと、フッ素化合物53bは、フッ化水素等の揮発性が高い化合物に転換されて除却される。
請求項(抜粋):
半導体基板上にバリア絶縁膜および層間絶縁膜を順に形成する第1の工程と、ヴィアパターン形状を有する第1の開口を前記層間絶縁膜に形成する第2の工程と、前記第1の開口と少なくともその一部が重なるように配線パターン形状を有する第2の開口を前記層間絶縁膜に形成する第3の工程と、前記層間絶縁膜の前記第1の開口を通して前記バリア絶縁膜をエッチングして前記ヴィアパターン形状を有する第3の開口を前記バリア絶縁膜に形成する第4の工程と、前記第4の工程の直後に実施され、水素原子を含むガスによって前記バリア絶縁膜に付着したフッ素化合物を除去する第5の工程と、を有することを特徴とする半導体装置製造方法。
IPC (2件):
H01L 21/3065 ,  H01L 21/768
FI (2件):
H01L 21/302 J ,  H01L 21/90 A
Fターム (42件):
5F004AA05 ,  5F004AA09 ,  5F004BD03 ,  5F004CA01 ,  5F004DA00 ,  5F004DA24 ,  5F004DB00 ,  5F004EA28 ,  5F004EB01 ,  5F004EB03 ,  5F033HH11 ,  5F033HH32 ,  5F033HH33 ,  5F033JJ01 ,  5F033JJ11 ,  5F033JJ32 ,  5F033JJ33 ,  5F033KK12 ,  5F033KK32 ,  5F033KK33 ,  5F033MM02 ,  5F033MM12 ,  5F033MM13 ,  5F033NN06 ,  5F033NN07 ,  5F033PP15 ,  5F033PP27 ,  5F033PP33 ,  5F033QQ09 ,  5F033QQ10 ,  5F033QQ12 ,  5F033QQ37 ,  5F033QQ48 ,  5F033QQ73 ,  5F033QQ92 ,  5F033QQ95 ,  5F033RR04 ,  5F033RR06 ,  5F033RR21 ,  5F033SS15 ,  5F033SS21 ,  5F033XX02
引用特許:
審査官引用 (5件)
全件表示

前のページに戻る