半導体不揮発性記憶装置

発明者：
出願人/特許権者：
代理人 (1件)：古谷栄男
公報種別：公開公報
出願番号（国際出願番号）：特願平3-286677
公開番号（公開出願番号）：特開平5-129617
出願日： 1991年10月31日
公開日（公表日）： 1993年05月25日
要約：

【要約】【目的】スイッチング素子を用いた半導体不揮発性記憶装置において、LSI回路の構造を1トランジスタ/1セル構造にすることによって半導体記憶装置の集積度を向上させる。【構成】データ線48及び50は、本線48H及び50Hから分岐した支線48A、48B及び50C、50Dによって各スイッチング素子3A、3B、3C、3Dのドレインにそれぞれ配線される。ソース線44及び46は、本線44H及び46Hから分岐した支線44A、44C及び46B、46Dによって各スイッチング素子3A、3B、3C、3Dのソース内に形成されたp形拡散層に配線される。この状態は、各スイッチング素子3が支線44A、44C及び46B、46Dによって整流器27を介して配線されたことを意味する。この整流器27とは、スイッチング素子3のn+ソース層内に設けられたp形拡散層によるpn接合である。ビット線56及び58は、本線56H及び58Hから分岐した支線56A、56B及び58C、58Dによって各スイッチング素子3A、3B、3C、3Dのウエル34にそれぞれ配線される。各スイッチング素子3の制御電極24にはワード線52及び54が配線されている。

請求項（抜粋）：

マトリクス状に配列された複数のスイッチング素子と、本線と、本線から分岐し前記スイッチング素子の各ドレインに接続する支線とから成る第一線と、本線と、本線から分岐し前記スイッチング素子の各ソースに接続する支線とから成る第二線と、本線と、本線から分岐し前記スイッチング素子の各ウエルに接続する支線とから成るビット線と、前記スイッチング素子の各制御電極と接続するワード線と、前記各スイッチング素子に接続する第一線の支線と第二線の支線の少なくとも何れかに設けられた整流器と、を備えたことを特徴とする半導体不揮発性記憶装置。

IPC (2件)：

H01L 29/788 , H01L 29/792

引用特許：

審査官引用 (4件)

特開昭57-030373
特開平3-228372
特開昭60-113474

全件表示

前のページに戻る